上篇 模拟集成电路设计

第1章 模拟IC设计概述

1.1 模拟IC设计流程

1.2 Cadence模拟IC设计软件概述及模块功能介绍

1.3 Calibre版图验证工具简介

1.4 Cadence的help文档使用

第2章 运行Cadence与建立库

2.1 建立个人工作目录

2.2 启动Cadence之前的准备工作

2.3 启动Cadence

2.4 添加已有设计库

2.5 建立个人工作库

第3章 电路图输入——Composer

3.1 新建电路图

3.2 添加元件

3.3 放置端口

3.4 设置元件参数

3.5 检查并存储

3.6 打印输出

3.7 电路图输入常用快捷键

第4章 创建Symbol视图

4.1 创建电路图的Symbol

4.2 编辑Symbol

第5章 电路仿真——ADE

5.1 建立仿真电路

5.2 仿真环境设置

5.3 运行仿真及Calculator的使用

第6章 电路仿真实验示例

6.1 二极管特性仿真

6.2 BJT晶体管的I-V特性仿真

6.3 MOS晶体管I-V特性仿真

6.4 简单MOS差动放大器仿真

6.5 设计练习

第7章 版图设计——Assura VirtuoSo

7.1 新建Layout

7.2 设置LSW可见层

7.3 绘制PMOS管

7.4 绘制NMOS管

7.5 信号线的连接

7.6 连接电源与地线

7.7 做衬底接触

7.8 放置Pin

7.9 版图输入常用快捷键

第8章 设计规则检查——Assura DRC

8.1 设置并运行DRC

8.2 查找DRC错误并修改

8.3 其他DRC功能

第9章 版图与原理图一致性检查——Assura LVS

9.1 设置并运行LVS

9.2 查找LVS错误并修改

第10章 寄生参数提取——Assura RCX

10.1 设置并运行RCX

10.2 查看RCX结果

第11章 层次化管理与后仿真

11.1 建立Configuration View与运行Hierarchy管理器

11.2 前仿真

11.3 后仿真

第12章 模拟IC综合实验

12.1 两级运算放大器（OPA）设计

12.2 带隙基准仿真——应用工艺角仿真工具

下篇 数字集成电路设计

第13章 ASIC设计概述

13.1 ASIC设计流程

13.2 ASIC设计软件

13.3 脚本文件与Tcl语法

第14章 逻辑仿真——ModelSim

14.1 基本使用步骤

14.2 ModelSim的不同窗口及功能介绍

14.3 功能仿真与时序仿真

14.4 ModelSim的高级功能

14.5 练习

第15章 逻辑综合——Design Compiler

15.1 初识DC

15.2 DC的GUI方式

15.3 约束设置与DC的命令操作方式

15.4 时序报告与调试

15.5 DFT综合

第16章 静态时序分析——PrimeTime

16.1 初识PT

16.2 基本PT操作

16.3 时钟

16.4 时序约束与时序报告

第17章 版图综合——SOC Encounter

17.1 SOCE工作流程

17.2 启动SOCE的图形环境

17.3 设计输入

17.4 版图分割（Partition）与规划（Floorplan）

17.5 电源网格（Power）

17.6 布局（Place）

17.7 布线（Route）

17.8 完成设计

17.9 SOCE常用快捷键与I/O配置文件

第18章 自动测试向量生成——TetraMAX

18.1 TMAX流程

18.2 故障模型与ATPG

18.3 TMAX使用

18.4 Script文件生成、修改与运行

第19章 形式验证——Formality

19.1 Formality的基本概念及工作流程

19.2 FM的基本使用

19.3 结果分析与调试

第20章 UART设计

20.1 UART概述

20.2 UART接收子系统

20.3 UART发射子系统

参考文献