第一章 引论

1.1 我们周围的数字系统

1.2 数字系统的世界

1.3 实现数字系统的方法

1.4 数字系统设计

本章小结

思考题和习题

第二章 信息的二进制表达

2.1 引言

2.2 数字的二进制表达

2.2.1 按位计数制

2.2.2 数字的二进制表达

2.2.3 二进制缩写表达：八进制和十六进制

2.2.4 二进制与十进制的转换

2.3 二进制数的算数运算

2.3.1 数字系统中的无符号数

2.3.2 加法运算与乘法运算

2.3.3 符号数的表达

2.3.4 不同表达方式之间的转换

2.3.5 符号数的运算规则

2.3.6 定点数和浮点数的表示

2.4 信息的二进制编码

2.4.1 一般字符与状态编码

2.4.2 ASCII编码

2.4.3 十进制数的二进制编码

2.4.4 独热码

2.4.5 格雷码

2.4.6 检错和纠错编码

本章小结

思考题和习题

第三章 逻辑代数基础

3.1 引言

3.2 基本逻辑系统表达

3.2.1 逻辑代数中的三种基本运算

3.2.2 几种导出的逻辑运算

3.2.3 IEEE逻辑符号

3.3 逻辑代数的公理和定理

3.3.1 公理

3.3.2 单变量定理

3.3.3 二变量和三变量的定理

3.3.4 n变量定理

3.3.5 异或、同或运算的定理

3.3.6 代入定理

3.3.7 反演定理

3.4 正负逻辑与对偶定理

3.4.1 正负逻辑

3.4.2 对偶定理

3.4.3 信号名和有效电平

3.5 香农展开定理与标准逻辑运算

3.5.1 香农展开定理

3.5.2 真值表的标准逻辑表达

3.5.3 最小项与最大项

3.5.4 逻辑函数的标准形式

3.5.5 最小项和最大项之间的关系

3.6 逻辑函数的表示方法

3.6.1 逻辑函数的几种常用表示方法

3.6.2 几种表示方法间的相互转换

3.7 逻辑函数的化简

3.7.1 逻辑函数的最简形式

3.7.2 利用逻辑代数公式化简

3.7.3 卡诺图法化简逻辑函数

3.7.4 具有无关项的逻辑函数及其化简

3.7.5 多输出函数的化简

本章小结

思考题和习题

第四章 逻辑门电路

4.1 引言

4.2 MOS晶体管及其开关特性

4.3 CMOS基本逻辑门结构

4.3.1 CMOS反相器

4.3.2 CMOS与非门和或非门

4.3.3 其他电路结构CMOS门

4.4 CMOS逻辑门的静态特性

4.4.1 传输特性与逻辑电平容限

4.4.2 输出电流与驱动能力

4.4.3 输入／输出缓冲电路与电路的最大集成设计

4.5 CMOS逻辑门的动态特性

4.5.1 传输延迟时间

4.5.2 动态尖峰电流

4.5.3 功率损耗

4.5.4 高速和超高速CMOS门电路

4.6 CMOS门电路特点和使用中应注意的问题

4.6.1 CMOS门电路的主要特点

4.6.2 CMOS电路在使用中应注意的问题

4.7 其他逻辑门电路

4.7.1 分离器件逻辑门

4.7.2 TTL逻辑门

4.7.3 ECL逻辑门

4.7.4 I2L门电路

4.8 TTL门电路与CMOS门电路的接口

4.8.1 TTL门电路驱动CMOS门电路

4.8.2 CMOS门电路驱动TTL门电路

本章小结

思考题和习题

第五章 组合逻辑电路设计

5.1 引言

5.2 组合逻辑电路的分析与设计

5.2.1 组合逻辑电路的分析

5.2.2 组合逻辑电路的设计

5.2.3 组合逻辑电路中的险象

5.3 编码器

5.3.1 二进制编码器

5.3.2 BCD编码器

5.3.3 优先编码器

5.4 译码器

5.4.1 二进制译码器

5.4.2 集成译码器的应用

5.4.3 BCD译码器

5.4.4 七段显示译码器

5.5 数据选择与分配控制

5.5.1 数据分配器

5.5.2 多路复用器

5.5.3 集成多路复用器的应用

5.6 数据检测与比较

5.6.1 奇偶校验电路及应用

5.6.2 数据比较器

5.6.3 数值比较器

5.7 数据运算电路

5.7.1 全加器与加法器

5.7.2 组合乘法器

5.7.3 算数逻辑单元

5.8 组合逻辑的延迟分析

5.8.1 器件延迟与线路延迟

5.8.2 数据通道的延迟分析

5.8.3 对大负载延迟的缓冲设计

5.9 组合逻辑电路设计的文档标准

5.9.1 门的符号

5.9.2 信号名和有效电平

5.9.3 “圈到圈”逻辑设计

本章小结

思考题和习题

第六章 存储电路

6.1 引言

6.2 双稳态元件

6.2.1 数字分析

6.2.2 模拟分析

6.2.3 亚稳态特性

6.3 S-R锁存器

6.3.1 基本S-R锁存器

6.3.2 同步S-R锁存器

6.3.3 S-R锁存器的时间参数

6.4 D锁存器

6.4.1 D锁存器

6.4.2 D锁存器的时间参数

6.5 D触发器

6.5.1 边沿触发式D触发器

6.5.2 具有清零和预置端的D触发器

6.5.3 具有使能端的边沿D触发器

6.5.4 集成D触发器

6.6 其他类型触发器及其代换使用

6.6.1 J-K触发器

6.6.2 T触发器

6.6.3 JK触发器转换成D触发器

6.7 用Verilog设计D触发器

本章小结

思考题和习题

第七章 时序逻辑电路设计

7.1 引言

7.2 时钟同步状态机分析

7.2.1 时钟同步状态机的结构

7.2.2 时钟同步状态机的表达

7.2.3 有限状态机的分析

7.3 时钟同步状态机设计

7.3.1 简单计数功能设计

7.3.2 序列发生器设计

7.3.3 序列检测器设计举例

7.4 二进制计数器

7.4.1 行波计数器

7.4.2 同步计数器

7.4.3 MSI型计数器及应用

7.4.4 任意模计数器

7.4.5 计数器的典型应用

7.5 移位寄存器

7.5.1 由D触发器构成的移位寄存器

7.5.2 由JK触发器构成的移位寄存器

7.5.3 双向移位寄存器

7.5.4 MSI寄存器／移位寄存器

7.5.5 移位寄存器的应用

7.6 移位寄存型计数器

7.6.1 基本结构与表达

7.6.2 环形计数器

7.6.3 扭环计数器

7.6.4 线性反馈移位寄存型计数器

7.7 同步系统设计

7.7.1 同步系统的结构

7.7.2 同步电路中的时间容限

7.7.3 时钟偏移

7.7.4 选通时钟

7.7.5 异步输入

本章小结

思考题和习题

第八章 大规模半导体存储器和可编程逻辑器件

8.1 引言

8.2 半导体存储器

8.2.1 只读存储器

8.2.2 随机存取存储器

8.2.3 用ROM存储器实现组合逻辑函数

8.3 复杂可编程逻辑器件

8.3.1 复杂可编程逻辑器件的结构

8.3.2 基于可编程逻辑器件的电路实现

8.4 现场可编程门阵列

8.4.1 现场可编程门阵列FPGA的电路结构

8.4.2 基于FPGA的逻辑实现

8.5 CPLD和FPGA可编程逻辑器件的开发

8.5.1 FPGA可编程IP资源

8.5.2 FPGA和CPLD可编程逻辑器件开发

本章小结

思考题和习题

第九章 数模和模数转换器

9.1 引言

9.2 数模转换器

9.2.1 权电阻网络数模转换器

9.2.2 权电流型数模转换器

9.2.3 倒T形电阻网络数模转换器

9.2.4 数模转换器的转换精度与转换速度

9.3 模数转换器

9.3.1 模数转换的基本原理

9.3.2 采样—保持电路

9.3.3 并联比较型模数转换器

9.3.4 逐次渐近型模数转换器

9.3.5 双积分型模数转换器

9.3.6 模数转换器的转换精度与转换速度

9.4 模数转换器和数模转换器的应用实例

9.4.1 数模转换器实例

9.4.2 典型AD转换器及应用

本章小结

思考题和习题

第十章 现代数字系统设计

10.1 引言

10.2 数字系统的计算机辅助设计流程

10.2.1 设计工具的演变

10.2.2 数字系统设计方法

10.2.3 数字系统EDA设计流程

10.2.4 基于HDL的现代数字系统设计

10.3 数字系统结构设计

10.3.1 数字系统结构表示方法

10.3.2 数字系统流水设计

10.3.3 数字系统并行设计

10.3.4 数字系统同步电路设计

10.4 现代数字系统设计的面临问题

10.4.1 可测性设计

10.4.2 可靠性设计

10.4.3 高速数字系统中的信号传输问题

本章小结

思考题和习题

参考文献

习题参考译文

第一章 引论

第二章 信息的二进制表达

第三章 逻辑代数基础

第四章 逻辑门电路

第五章 组合逻辑电路设计

第六章 存储电路

第七章 时序逻辑电路设计

第八章 大规模半导体存储器和可编程逻辑器件

第九章 数模和模数转换器

第十章 现代数字系统设计