第1章 常用封装简介

1.1 封装

1.2 封装级别的定义

1.3 封装发展趋势简介

1.4 常见封装类型介绍

1.4.1 TO （Transistor Outline Package）

1.4.2 DIP （ Dual In -line Package）

1.4.3 SOP （ Small Out - Line Package） / SOJ （ Small Out - Line J - Lead Package）

1.4.4 PLCC （Plastic Leaded Chip Carrier Package）

1.4.5 QFP （Quad Flat Package）

1.4.6 QFN （ Quad Flat No - lead Package） /LCCC （Leadless Ceramic Chip Carrier Package）

1.4.7 Leadframe 的的进化

1.4.8 PGA（Pin Grid Array Package）

1.4.9 LGA（Land Grid Array Package）

1.4.10 BGA（Ball Grid Array Package）

1.4.11 TBGA（Tape Ball Grid Array Package）

1.4.12 PBGA（Plastic Ball Grid Array Package）

1.4.13 CSP（Chip Scale Package） /FBGA （Fine Pitch BGA）

1.4.14 FC - PBGA（Flip Chip Plastic Ball Grid Array）

1.4.15 WLCSP（Wafer- Level Chip Scale Package）

1.4.16 MCM（Multi -Chip Module）

1.4.17 SiP（System in Package）

1.4.18 SoC（System on Chip）

1.4.19 PiP（Package in Package）

1.4.20 PoP（Package on Package）

1.4.21 TSV（Through Silicon Via）

1.5 封装介绍总结

第2章 Wire Bonding介绍

2.1 Wire Bonding的特点

2.2 Wire Bonding的类型与操作过程

2.2.1 线弧结构

2.2.2 引线键合参数

2.2.3 线弧类型

2.2.4 键合步骤

2.2.5 Wire Bonding的流程图

2.3 Wire Bonding 工艺适合的封装

2.3.1 QFN

2.3.2 功率器件

2.3.3 BGA

2.3.4 多芯片叠层键合

2.3.5 射频模块

2.3.6 多排线键合

2.3.7 芯片内侧键合

2.4 Wire Bonding设备介绍

2.4.1 Wire Bonding设备的硬件组成

2.4.2 金线键合设备

2.4.3 楔焊设备

2.4.4 铜线键合设备

第3章 QFP封装设计

3.1 QFP及Leadframe介绍

3.2 Leadframe材料介绍

3.3 Leadframe设计规范

3.4 QFP设计方法

3.5 Wire Bonding设计过程

3.6 QFP Molding过程

3.7 QFP Punch成型

3.8 常用Molding材料介绍

3.9 QFP Leadframe生产加工流程

第4章 WB-PBGA封装设计

4.1 新建.mcm设计文件

4.2 导入芯片文件

4.3 生成BGA

4.4 编辑BGA

4.5 设置叠层（Cross-Section）

4.6 设置Nets颜色

4.7 定义差分对

4.8 标识电源网络

4.9 定义电源／地环

4.10 设置Wirebond导向线（WB_GUIDE_LINE）

4.11 设置Wirebond参数

4.12 添加金线（Wirebond Add）

4.13 编辑Bonding Wire

4.14 BGA附网络（Assign nets）

4.15 网络交换（Pins swap）

4.16 创建过孔

4.17 定义设计规则

4.18 基板布线（Layout）

4.19 铺电源／地平面（Power/Ground plane）

4.20 调整关键信号布线（Diff）

4.21 添加Molding Gate和Fiducial Mark

4.22 添加电镀线（Plating Bar）

4.23 添加放气孔（Degas Void）

4.24 创建阻焊开窗（Creating Soldermask）

4.25 最终检查（Check）

4.26 出制造文件（Gerber）

4.27 制造文件检查（Gerber Check）

4.28 基板加工文件

4.29 封装加工文件

第5章 WB-PBGA基板工艺

5.1 基板分类

5.2 基板加工涉及的主要问题

5.3 基板结构

5.3.1 截面（Cross section）

5.3.2 Top层

5.3.3 Bottom层

5.4 CAM前处理

5.5 Substrate Fabricate Flow（基板加工流程）

5.5.1 Board Cut&Pre-Bake（发料、烘烤）

5.5.2 Inner layer Pattern（内层线路）

5.5.3 内层线路AOI（自动光学检测）

5.5.4 Lamination（压合）

5.5.5 Drill（钻孔）

5.5.6 Cu Plating（镀铜）

5.5.7 Plug Hole（塞孔）

5.5.8 ViaCap Plating（孔帽镀铜）

5.5.9 Out Layer Pattern（外层线路）

5.5.10 外层线路AOI（自动光学检测）

5.5.11 Solder Mask（绿油）

5.5.12 Ni/Au Plating（电镀镍金）

5.5.13 Routing（成型）

5.5.14 FIT （终检）

5.5.15 Packaging&Shipping（打包、发货）

第6章 WB-PBGA封装工艺

6.1 Wafer Grinding（晶圆研磨）

6.1.1 Taping（贴膜）

6.1.2 Back Grinding（背面研磨）

6.1.3 Detaping（去膜）

6.2 Wafer Sawing（晶圆切割）

6.2.1 Wafer Mounting（晶圆贴片）

6.2.2 Die Singulation（芯片切单）

6.2.3 UV Illumination（紫外光照射）

6.3 Substrate Curing（基板预烘烤）

6.4 Die Attach（芯片贴装）

6.5 Epoxy Cure（银胶烘烤）

6.6 Plasma Clean（电浆清洗Before WB）

6.7 Wire Bonding（绑定）

6.8 Plasma Clean（电浆清洗Before Molding）

6.9 Molding（塑封）

6.10 Post Mold Cure（塑封后烘烤）

6.11 Marking（印字）

6.12 Ball Mount（置球）

6.13 Singulation（切单）

6.14 Inspection（检测）

6.15 Testing（测试）

6.16 Packaging&Shipping（包装出货）

第7章 SiP封装设计

7.1 SiP设计流程

7.2 基板设计规范（Substrate Design Rule）

7.3 封装制造规范（Assembly Rule）

7.4 多Die导入及操作

7.4.1 创建芯片

7.4.2 创建原理图

7.4.3 设置SiP环境及封装叠层

7.4.4 导入原理图数据

7.4.5 分配芯片层别及封装结构

7.4.6 芯片放置

7.5 Power/Gnd Ring

7.5.1 创建Ring

7.5.2 分割Ring

7.5.3 分配Net

7.6 Wirebond Create and Edit

7.6.1 创建线型

7.6.2 添加金线与Finger

7.6.3 创建Guide

7.7 Design a Differential Pair

7.7.1 创建差分对

7.7.2 计算差分阻抗

7.7.3 设置约束

7.7.4 分配约束

7.7.5 添加Bonding Wire

7.8 Power Split

7.8.1 创建整块的平面

7.8.2 分割Shape

7.9 Plating Bar

7.9.1 添加电镀引线

7.9.2 添加电镀总线

7.9.3 Etch Back设置

7.10 八层芯片叠层

7.11 GerberFileExport

7.11.1 建立钻孔文件

7.11.2 输出光绘

7.12 封装加工文件输出

7.13 SiP加工流程及步骤说明

第8章 FC-PBGA封装设计

8.1 FC-PBGA封装的相关基础知识

8.1.1 FC-PBGA封装外形

8.1.2 FC-PBGA封装截面图

8.1.3 Wafer（晶圆）

8.1.4 Die及Scribe Lines

8.1.5 MPW（Multi Project Wafer）及Pilot

8.1.6 Bump（芯片上的焊球）

8.1.7 BGA Ball（BGA封装上的焊球）

8.1.8 RDL（重新布线层）

8.1.9 NSMD与SMD的定义

8.1.1 0 FlipChip到PCB链路的关键因素

8.2 封装选型

8.3 局部Co-Design设计

8.4 软件商推荐的Co-Design流程

8.5 实际工程设计中的C o-Design流程

8.6 Flip Chip局部Co-Design实例

8.6.1 材料设置

8.6.2 Pad_Via定义

8.6.3 Die输入文件介绍

8.7 Die与BGA的生成处理

8.7.1 Die的导入与生成

8.7.2 BGA的生成及修改

8.7.3 封装网络分配

8.7.4 通过Excel表格进行的Net Assignment

8.7.5 BGA中部分Pin网络整体右移四列的实例

8.7.6 规则定义

8.7.7 基板Layout

8.8 光绘输出

第9章 封装链路无源测试

9.1 基板链路测试

9.2 测量仪器

9.3 测量实例

9.4 没有SMA头的测试

第10章 封装设计自开发辅助工具

10.1 软件免责声明

10.2 Excel表格PinMap转入APD

10.2.1 程序说明

10.2.2 软件操作

10.2.3 问题与解决方法

10.3 Excel PinMap任意角度翻转及生成PINNET格式

10.3.1 程序说明

10.3.2 软件操作

10.3.3 问题与解决方法

10.4 把PINNET格式的文件转为ExcelPinMap形式

10.4.1 程序说明

10.4.2 软件操作

10.4.3 问题与解决方法