主页 详情

《超大规模集成电路:基础·设计·制造工艺》_(日)电子信息通信学会组编;岩田穆,角南英夫著;彭军译_11912348_9787030202789

【书名】:《超大规模集成电路:基础·设计·制造工艺》
【作者】:(日)电子信息通信学会组编;岩田穆,角南英夫著;彭军译
【出版社】:北京:科学出版社
【时间】:2008
【页数】:309
【ISBN】:9787030202789
【SS码】:11912348

最新查询

内容简介

上篇 基础与设计

第1章 VLSI的特征及任务

1.1 VLSI的概念与基本技术

1.1.1 VLSI的基本技术与发明

1.1.2 学科体系

1.2 VLSI的种类

1.2.1 按功能分类

1.2.2 按器件分类

1.3 半导体技术路线图

1.4 对系统的影响

1.4.1 计算机系统

1.4.2 通信网络系统

1.4.3 数字家电系统

第2章 VLSI的器件

2.1 VLSI的构成要素

2.2 MOS晶体管

2.2.1 MOS的基本构造

2.2.2 MOS的工作原理与工作区域

2.2.3 MOS的电流电压特性

2.2.4 MOS的器件模型

2.2.5 MOS的等效电路模型

2.3 二极管

2.4 电阻

2.5 电容

2.6 电感

2.7 器件隔离

2.8 布线

2.8.1 多层布线

2.8.2 布线电容

2.9 VLSI技术的比例缩小法则

第3章 逻辑电路

3.1 CMOS逻辑电路

3.1.1 倒相器

3.1.2 NAND门

3.1.3 NOR门

3.1.4 传输门

3.1.5 选择器

3.1.6 异或门

3.1.7 CMOS复合门

3.1.8 时钟CMOS逻辑电路

3.1.9 动态CMOS逻辑电路

3.1.10 电流型逻辑电路

3.2 CMOS逻辑电路的工作速度

3.2.1 门延迟时间

3.2.2 布线的延迟时间

3.3 CMOS逻辑电路的功率消耗

3.3.1 CMOS逻辑电路消耗功率的因素

3.3.2 CMOS-VLSI的功率消耗

3.4 控制电路

3.4.1 寄存器

3.4.2 同步系统

3.4.3 计数器

第4章 逻辑VLSI

4.1 数字运算电路

4.1.1 加法运算

4.1.2 减法电路

4.1.3 乘法运算

4.2 时钟的发生与分配

4.2.1 时钟的发生

4.2.2 时钟的分配

4.3 控制方式

4.3.1 硬件方式

4.3.2 程序控制

4.3.3 流水线控制

4.3.4 接口电路

4.4 系统结构级的低功耗技术

4.5 微处理器

4.5.1 系统结构

4.5.2 MPU的开发例子

4.5.3 数字信号处理器

4.6 专用VLSI

4.6.1 图像处理VLSI

4.6.2 通信VLSI

第5章 半导体存储器

5.1 存储器的种类和基本结构

5.2 SRAM

5.3 DRAM

5.4 掩膜ROM

5.5 浮置栅存储器

5.5.1 可编程ROM

5.5.2 快闪存储器

5.6 强电介体存储器

5.7 存储器混载VLSI

第6章 模拟VLSI

6.1 基本的CMOS模拟电路

6.2 运算放大器

6.2.1 单输出运算放大器

6.2.2 全差动运算放大器

6.3 比较器

6.3.1 基本功能

6.3.2 倒相斩波型比较器

6.3.3 锁存器型比较器

6.4 模拟开关

6.5 A/D、D/A转换的基本动作

6.6 D/A转换器

6.6.1 电容阵列D/A转换器

6.6.2 电阻串D/A转换器

6.6.3 电流加法D/A转换器

6.7 A/D转换器

6.7.1 采样保持电路

6.7.2 逐次逼近型A/D转换器

6.7.3 并行比较型A/D转换器

6.7.4 串并联A/D转换器

6.7.5 流水线A/D转换器

6.7.6 超采样△∑A/D转换器

6.7.7 开发例子及系统应用

6.8 模拟滤波器

6.8.1 连续时间滤波器

6.8.2 开关电容滤波器

第7章 无线通信电路

7.1 无线通信电路

7.1.1 无线通信方式

7.1.2 无线电路的结构框图

7.1.3 低噪声放大器

7.1.4 混频器

7.1.5 中频电路

7.2 压控振荡电路

7.2.1 LC型VCO

7.2.2 环形振荡器型VCO

7.3 锁相环

7.3.1 锁相环概要及应用

7.3.2 锁相环的结构

7.3.3 锁相环的电路要素

7.3.4 锁相环的特性

7.4 延迟锁定环路

7.5 RF电路混载系统VLSI的开发实例

第8章 VLSI的设计方法及构成方法

8.1 VLSI设计方法与开发过程

8.1.1 系统设计(工作级描述)

8.1.2 功能设计(RTL描述)

8.1.3 逻辑设计(门级描述)

8.1.4 功能/逻辑验证

8.1.5 电路设计

8.1.6 版图设计

8.1.7 考虑元器件偏差时的设计

8.1.8 AD混载LSI中的交调失真噪声

8.2 VLSI的设计方式

8.2.1 全定制方式

8.2.2 单元基方式

8.2.3 门阵列方式

8.2.4 现场可编程门阵列

8.2.5 系统实现方法的比较

第9章 VLSI的测试

9.1 测试的目的

9.2 测试的种类

9.2.1 DC测试

9.2.2 AC测试

9.2.3 功能测试

9.3 研究·开发阶段的测试(评价)

9.4 批量生产中的分选测试

9.5 测试设备

9.5.1 逻辑VLSI测试设备

9.5.2 电子束测试设备

9.6 测试简易化技术

9.6.1 扫描通道

9.6.2 电平敏感扫描方案

9.6.3 边界扫描

9.6.4 内建自测试

引用·参考文献

下篇 制造工艺

第10章 LSI的制造工艺及其课题

10.1 集成电路的大规模化

10.1.1 高度集成化的趋势

10.1.2 微细加工

10.2 成品率与可靠性

10.2.1 成品率与通过量

10.2.2 防止缺陷的产生

10.2.3 缺陷的补救

10.2.4 可靠性

10.2.5 软差错

10.3 存储器面临的课题

10.3.1 DRAM的课题

10.3.2 快闪存储器的课题

10.4 微处理器的课题

10.4.1 芯片功能的提高

10.4.2 工作频率的提高

10.4.3 亚阈电流的抑制

10.5 MOS晶体管的课题

10.5.1 晶体管的比例缩小法则

10.5.2 布线的比例缩小法则

10.6 未来的LSI

第11章 集成化工艺

11.1 集成化工艺模块

11.2 基本的集成化工艺

11.3 衬底结构

11.3.1 晶片结构

11.3.2 SOI衬底

11.4 器件隔离结构

11.4.1 LOCOS法

11.4.2 沟槽隔离

11.5 晶体管的结构

11.5.1 源极-漏极结构

11.5.2 栅极结构

11.5.3 应变晶体管

11.6 存储器单元的结构

11.6.1 DRAM单元

11.6.2 SRAM单元

11.6.3 快闪EEPROM单元

11.6.4 FeRAM

11.6.5 其他存储器单元

11.7 逻辑门

11.8 多层布线

11.9 集成化综合技术

11.9.1 MOS集成电路

11.9.2 BiCMOS集成电路

11.9.3 双极集成电路

11.10 集成化工艺面临的课题以及对应措施

11.10.1 器件特性

11.10.2 微细加工

11.10.3 自对准技术

11.10.4 无边界布线

11.10.5 平坦化

11.11 集成化工艺的未来

第12章 平版印刷术

12.1 平版印刷术概要

12.1.1 光刻蚀工艺

12.1.2 曝光装置的种类

12.1.3 腐蚀

12.2 曝光方式

12.2.1 光曝光方式的发展

12.2.2 超分辨技术

12.2.3 接近效应修正

12.2.4 液浸曝光

12.2.5 电子束曝光

12.2.6 X射线曝光

12.2.7 EUV(X射线缩小投影法)

12.2.8 离子束法

12.2.9 掩模重合

12.3 光刻胶

12.3.1 光刻胶的特性

12.3.2 负型光刻胶

12.3.3 正型光刻胶

12.3.4 电子束光刻胶

12.3.5 X射线光刻胶

12.3.6 远紫外线(DeepUV)光刻胶

12.3.7 离子束用光刻胶

12.3.8 无机光刻胶材料

12.3.9 化学放大型光刻胶

12.3.10 多层光刻胶与甲硅烷基化工艺

12.3.11 防反射膜

第13章 腐蚀

13.1 腐蚀概要

13.2 湿法腐蚀

13.3 干法刻蚀

13.3.1 刻蚀的原理

13.3.2 刻蚀机理

13.3.3 反应过程

13.4 干法刻蚀设备

13.4.1 圆筒型等离子体刻蚀

13.4.2 微波等离子体刻蚀

13.4.3 反应性离子刻蚀

13.4.4 低温刻蚀

13.5 反应气体

13.5.1 各种材料的刻蚀气体

13.5.2 反应气体的设计

13.6 干法刻蚀中的问题

13.6.1 选择性

13.6.2 加工形状的控制

13.6.3 光刻胶的影响

13.6.4 高深宽比加工

13.6.5 除去有害杂质

13.6.6 损伤

13.7 未来的干法刻蚀技术

第14章 氧化

14.1 硅氧化法

14.1.1 氧化炉

14.1.2 氧化数据

14.2 硅氧化膜的生长规律

14.2.1 Deal-Grove模型

14.2.2 Mott-Cabrera模型

14.3 薄氧化膜的形成

14.4 Si-SiO2界面状态

14.4.1 Si-SiO2界面模型

14.4.2 Si-SiO2界面状态的观察

14.5 杂质浓度对氧化的影响

14.5.1 多晶硅的氧化·面方位依赖性

14.5.2 杂质增强氧化

14.6 杂质偏析

14.7 直接氮化膜

14.8 其他课题

第15章 掺杂

15.1 掺杂方法

15.2 杂质扩散的原理

15.2.1 扩散的原理

15.2.2 增速、减速扩散

15.3 离子注入的原理

15.3.1 基本原理

15.3.2 LSS理论

15.3.3 沟道渗透

15.4 高浓度离子注入

15.4.1 课题

15.4.2 偏聚

15.5 离子注入的应用

15.5.1 沟道掺杂

15.5.2 沟道阻断

15.5.3 源极—漏极的形成

15.5.4 形成SOI衬底

第16章 淀积绝缘膜

16.1 绝缘膜淀积方法的分类

16.2 PVD

16.2.1 真空蒸发

16.2.2 溅射淀积法

16.2.3 反应性蒸发及反应性溅射淀积法

16.2.4 激光剥离法

16.3 CVD

16.3.1 CVD法绝缘膜及其反应气体

16.3.2 常压、低压CVD

16.4 等离子体CVD

16.4.1 等离子体CVD中的反应

16.4.2 等离子体CVD-SiN膜的性质

16.5 CVD淀积膜的性质

16.5.1 台阶覆盖性

16.5.2 CVD-PSG膜

16.5.3 CVD-Si3N4膜

16.5.4 多晶硅

16.5.5 CVD膜的应力

16.5.6 软熔

16.6 涂敷膜

16.6.1 SOG以及SOD

16.6.2 溶胶·凝胶法

16.6.3 喷雾成膜

第17章 电极和布线

17.1 电极和布线的任务

17.2 电极和布线的材料

17.3 电极和布线的淀积方法

17.3.1 真空蒸发

17.3.2 溅射法

17.3.3 MOCVD法

17.3.4 电镀

17.4 电极结构

17.4.1 结构的变迁

17.4.2 器件形成工艺及其相容性

17.5 阻挡金属技术

17.5.1 Al布线接触部分的耐热性

17.5.2 利用阻挡金属提高耐热性

17.6 镶嵌布线

17.7 多层布线与平坦化

17.7.1 偏压溅射法

17.7.2 CMP

17.7.3 基于涂敷膜的平坦化

17.8 布线的可靠性

17.8.1 电迁徙

17.8.2 应力迁徙

第18章 后工序——封装

18.1 前工序与后工序

18.2 封装

18.3 三维实装

引用·参考文献


书查询(www.shuchaxun.com)本网页唯一编码:
0d83d81a608daa76d88f635f0e644194#c7405f74df6db1957752809916679b17#66444176#11912348_超大规模集成电路基础设计制造工艺.zip