第1章　EDA概述

1.1　EDA技术及其发展

1.1.1　EDA技术的发展历程

1.1.2　EDA技术的主要内容

1.1.3　EDA技术的发展趋势

1.2　硬件描述语言

1.2.1 ABEL-HDL

1.2.2　Verilog HDL

1.2.3　AHDL

1.2.4　VHDL

1.3　EDA技术的层次化设计方法与流程

1.3.1　EDA技术的层次化设计方法

1.3.2　基于EDA技术的数字逻辑系统设计流程

1.4　EDA与传统硬件电路设计方法的比较

1.4.1　传统的硬件电路设计方法

1.4.2　EDA技术的特点

1.5　EDA技术在《数字逻辑》课程中的应用

1.6　EDA软件简介

1.6.1 电子电路设计工具、仿真工具、PCB设计软件

1.6.2　IC设计软件

1.6.3　PLD设计工具

1.6.4　其他软件

1.7　互联网上的EDA资源

1.8　习题

2.1　可编程逻辑器件的发展历程及特点

2.1.1　可编程逻辑器件的发展历程

第2章　可编程逻辑基础

2.1.2　可编程逻辑器件的特点

2.2　可编程逻辑器件的分类

2.2.1　按集成度分

2.2.2　按编程特性分

2.2.3　按结构分

2.3　简单PLD原理

2.3.1　PLD中阵列的表示方法

2.3.2　PROM

2.3.3　PLA器件

2.3.4　PAL器件

2.3.5　GAL器件

2.4　CPLD

2.4.2 Altera公司MAX系列CPLD简介

2.4.1　CPLD的基本结构

2.5　FPGA

2.5.1 FPGA的基本结构

2.5.2　Altera公司FPGA系列FLEX 10K器件的结构

2.5.3　嵌入阵列块（Embedded Array Block,EAB）

2.5.4　逻辑阵列块（Logic Array Block,LAB）

2.5.5　逻辑单元（Logic Element,LE）

2.5.6　快速通道互连

2.5.7　输入输出单元（IOE）

2.6 FPGA与CPLD之比较

2.7　CPLD/FPGA的设计流程

2.8　可编程逻辑器件的发展趋势

2.8.1　下一代可编程逻辑器件硬件上的4大发展趋势

2.8.2　下一代EDA开发软件的发展趋势

2.9　Altera公司的CPLD/FPGA产品概述

2.10　习题

第3章 MAX+plus Ⅱ开发工具

3.1　MAX+plus Ⅱ的主要特点

3.2 MAX+pluS Ⅱ软件设计流程

3.2.1　设计输入

3.2.2　设计处理

3.2.3　设计校验

3.2.4　器件编程

3.2.5　联机求助

3.3　MAX+pluS Ⅱ在组合电路设计中的应用

3.3.1　建立图形设计文件

3.3.2　设计项目编译

3.3.3　设计项目校验

3.3.4　引脚锁定

3.3.5　器件编程下载与硬件测试

3.4　MAX+pluS Ⅱ在时序逻辑电路设计中的应用

3.4.1　设计输入

3.4.2　设计项目校验

3.4.3　引脚锁定

3.4.4　器件编程下载与硬件测试

3.5　参数可设置Altera宏功能模块的应用

3.5.1　基于LPM COUNTER的数控分频器设计

3.5.2　基于LPM ROM的4位乘法器设计

3.5.3　基于Altera兆功能块的4位流水线加法器的设计

3.6　MAX+pluS Ⅱ设计实例

3.7　习题

3.8　实验

实验3-1　原理图输入设计8位加法器

实验3-2　4-16线译码器的EDA设计

实验3-3　计数器的EDA设计

实验3-4　原理图输入设计M＝100十进制加法计数器

实验3-5　M序列脉冲发生器设计

第4章　VHDL设计基础

4.1　VHDL的基本组成

4.1.1 实体

4.1.2　构造体

4.1.3　程序包

4.1.4　库

4.1.5 配置

4.2　VHDL语言的基本要素

4.2.1　VHDL语言的标识符（Identifiers）

4.2.2　VHDL语言的客体（Object）

4.2.3 VHDL语言的数据类型

4.2.4　VHDL语言的运算操作符

4.3　VHDL语言的基本语句

4.3.1　顺序描述语句

4.3.2　并行语句

4.4　常见组合逻辑电路的VHDL设计

4.4.1　基本门电路设计

4.4.2　编码器、译码器、选择器

4.4.3　加法器

4.4.4　数值比较器

4.4.5　算术逻辑运算器（ALU）

4.5　常见时序逻辑电路的VHDL设计

4.5.1　触发器

4.5.2　锁存器和寄存器

4.5.3　计数器

4.6　基于VHDL的设计方法综合举例

4.6.1　移位相加8位乘法器的VHDL设计

4.6.2　序列计数器的设计

4.6.3　简易数字钟的设计

4.7　习题

实验4-1　简单组合电路设计

实验4-2　简单时序电路设计

4.8　实验

实验4-3　设计含计数使能、异步复位和计数值并行预置功能的4位加法计数器

实验4-4　设计移位运算器

实验4-5　循环冗余校验（CRC）模块设计

第5章 Quartns Ⅱ开发系统

5.1　Quartus Ⅱ简介

5.1.1　Quartus Ⅱ的特点

5.1.2　Quartus Ⅱ系统安装要求

5.1.3　Quartus Ⅱ系统安装许可与技术支持

5.1.4　Quartus Ⅱ设计流程

5.2　QuartuS Ⅱ设计入门

5.2.1　Quartus Ⅱ的启动

5.2.2　设计输入

5.2.4　仿真测试

5.2.3　编译综合

5.2.5　硬件测试

5.3　Quartus Ⅱ设计技巧

5.3.1　基于原理图输入的数字逻辑电路的Quartus Ⅱ设计

5.3.2　基于VHDL文本输入的数字逻辑电路的Quartus Ⅱ设计

5.3.3　基于LPM可定制宏功能模块的数字逻辑电路的Quartus Ⅱ设计

5.3.4　基于混合输入方式的数字逻辑电路的Quartus Ⅱ设计

5.4 从MAX+plus Ⅱ向Quartus Ⅱ转换

5.4.1 MAX+pluS Ⅱ与QuartuS Ⅱ的功能比较

5.4.2 转换MAX+pluS Ⅱ设计

5.5　习题

5.6　实验

实验5-1　QuartuS Ⅱ原理图输入设计法

实验5-2　Quartus Ⅱ的VHDL文本输入设计法

实验5-3　8位流水加法器的EDA设计

实验5-4　Quartus Ⅱ设计正弦信号发生器

实验5-5 用EP1C6Q240C8器件设计一个4位十进制数字显示的频率计电路

第6章　数字系统的EDA设计

6.1　数字系统的EDA层次化设计方法

6.1.1　设计的层次

6.1.2 自顶向下方法的含义

6.1.3 自底向上方法的含义

6.2　简易数字钟的EDA设计

6.2.1　设计要求

6.2.2　功能描述

6.2.3　数字钟的层次化设计方案

6.2.4　数字钟的顶层设计和仿真

6.3.1　设计要求

6.3　数字式频率计的EDA设计

6.3.2　原理描述

6.3.3　频率计的层次化设计方案

6.3.4　频率计电路的顶层设计和仿真

6.4　乐曲硬件演奏电路EDA设计

6.4.1　设计要求

6.4.2　原理描述

6.4.3　乐曲硬件演奏电路的层次化设计方案

6.4.4　乐曲硬件演奏电路的顶层设计和仿真

6.5　基于流水线技术的数字相关器EDA设计

6.5.1　设计要求

6.5.2　原理描述

6.5.3　数字相关器电路的层次化设计方案

6.5.4　编译设计和时序仿真

6.5.5　性能分析

6.6　红绿灯交通控制器EDA设计

6.6.1　设计要求

6.6.2　系统组成

6.6.3　红绿灯交通控制器的层次化设计方案

6.6.4　红绿灯交通控制器顶层电路的设计和仿真

6.7　出租车自动计费器EDA设计

6.7.1　设计要求

6.7.2　原理描述

6.7.3 出租车自动计费器的层次化设计方案

6.7.4 出租车自动计费器顶层电路的设计和仿真

6.8.2　原理描述

6.8.1　设计要求

6.8　步进电机定位控制器EDA设计

6.8.3　步进电机定位控制器的层次化设计方案

6.9　多功能算术逻辑运算单元的EDA设计

6.9.1　设计要求

6.9.2　原理描述

6.9.3　多功能算术逻辑运算单元的层次化设计方案

6.9.4　多功能算术逻辑运算单元的顶层设计和仿真

6.10　微程序控制器的EDA设计

6.10.1　设计要求

6.10.2　原理描述

6.10.3　微程序控制器的层次化设计方案

6.10.4　微程序控制器的顶层电路设计和仿真

6.11.1　设计要求

6.11　MTI雷达三脉冲可变结构的数字对消器的EDA设计

6.11.2　原理描述

6.11.3　三脉冲可变结构对消器层次化设计方案

6.11.4　三脉冲可变结构对消器的顶层电路设计与仿真

6.12　数字系统设计课题选编

6.12.1　数字系统设计课题一　运算器设计

6.12.2　数字系统设计课题二　时序发生器设计

6.12.3　数字系统设计课题三　设计一个具有3种信号灯的交通灯控制系统

6.12.4　数字系统设计课题四　设计一个基于CPLD芯片的弹道计时器

6.12.5　数字系统设计课题五　设计一个基于CPLD芯片的汽车尾灯控制器

6.12.6　数字系统设计课题六　数字锁设计

6.12.7　数字系统设计课题七　电梯控制器设计

6.12.8　数字系统设计课题八 自动售饮料控制器设计

参考文献