第1章 PCB设计介绍

1.1 PCB设计的发展趋势

1.1.1 PCB的历史

1.1.2 PCB设计的发展趋势

1.2 PCB设计流程简介

1.3 高级PCB设计工程师的必备知识

1.4 基于Cadence平台的PCB设计

第2章 Allegro SPB平台简介

2.1 Cadence PCB设计解决方案

2.1.1 PCB Editor技术

2.1.2 高速设计

2.1.3 小型化

2.1.4 设计规划与布线

2.1.5 生产制造选件

2.1.6 模拟／射频设计

2.1.7 团队协作设计

2.1.8 PCB Autorouter技术

2.2 Allegro SPB软件安装

第3章 原理图和PCB交互设计

3.1 OrCAD Capture平台简介

3.2 OrCAD Capture平台原理图设计流程

3.2.1 OrCAD Capture设计环境

3.2.2 创建新项目

3.2.3 放置器件并连接

3.2.4 器件命名和设计规则检查

3.2.5 跨页连接

3.2.6 网表和Bom

3.3 OrCAD Capture平台原理图设计规范

3.3.1 器件、引脚、网络命名规范

3.3.2 确定封装

3.3.3 关于改板时候的器件名问题

3.3.4 原理图可读性与布局

3.4 正标与反标

3.5 设计交互

第4章 PCB Editor设计环境和设置

4.1 Allegro SPB工作界面

4.1.1 工作界面与产品说明

4.1.2 选项面板

4.2 Allegro SPB参数设置

4.3 Allegro SPB环境设置

第5章 封装库的管理和设计方法

5.1 PCB封装库简介

5.2 PCB封装命名规则

5.3 PCB封装创建方法实例

5.3.1 创建焊盘库

5.3.2 用Pad Designer制作焊盘

5.3.3 手工创建PCB封装

5.3.4 自动创建PCB封装

5.3.5 封装实例以及高级技巧

5.4 PCB封装库管理

第6章 PCB设计前处理

6.1 PCB设计前处理概述

6.2 网表调入

6.2.1 封装库路径的指定

6.2.2 Allegro Design Authoring/Capture CIS网表调入

6.2.3 第三方网表

6.3 建立板框

6.3.1 手动绘制板框

6.3.2 导入DXF格式的板框

6.4 添加禁布区

6.5 MCAD-ECAD协同设计

6.5.1 第一次导入Baseline的机械结构图

6.5.2 设计过程中的机械结构修改

6.5.3 设计结束后建立新的基准（Re-Baseline）

第7章 约束管理器

7.1 约束管理器（Constraint Manager）介绍

7.2 物理约束（Physical Constraint）与间距约束（Spacing Constraint）

7.2.1 Physical约束和Spacing约束介绍

7.2.2 Net Group和Net Class

7.2.3 建立Net Class

7.2.4 为Class添加对象

7.2.5 设置Physical约束的Default规则

7.2.6 建立扩展Physical约束

7.2.7 为Net Class添加Physical约束

7.2.8 设置Spacing约束的Default规则

7.2.9 建立扩展Spacing约束

7.2.10 为Net Class添加Spacing约束

7.2.11 建立Net Class-Class间距规则

7.2.12 层间约束（Constraints By Layer）

7.2.13 Same Net Spacing约束

7.2.14 区域约束

7.2.15 Net属性

7.2.16 Component属性和Pin属性

7.2.17 DRC工作表

7.2.18 设计约束

7.3 实例：设置物理约束和间距约束

7.3.1 Physical约束设置

7.3.2 Spacing约束设置

7.4 电气约束（Electrical Constraint）

7.4.1 Electrical约束介绍

7.4.2 Wiring工作表

7.4.3 Impedance工作表

7.4.4 Min/Max Propagation Delays工作表

7.4.5 Relative Propagation Delay工作表

7.4.6 Total Etch Length工作表

7.4.7 Differential Pair工作表

7.5 实例：建立差分线对

第8章 PCB布局

8.1 PCB布局要求

8.2 PCB布局思路

8.2.1 接口器件，结构定位

8.2.2 主要芯片布局

8.2.3 电源模块布局

8.2.4 细化布局

8.2.5 布线通道、电源通道评估

8.2.6 EMC、SI、散热设计

8.3 布局常用指令

8.3.1 摆放元件

8.3.2 按照Room放置器件

8.3.3 按照Capture CIS原理图页面放置器件

8.3.4 布局准备

8.3.5 手动布局

8.4 其他布局功能

8.4.1 导出元件库

8.4.2 更新元件（Update Symbols）

8.4.3 过孔阵列（ViaArrays）

8.4.4 模块布局和布局复用

第9章 层叠设计与阻抗控制

9.1 层叠设计的基本原则

9.1.1 PCB层的构成

9.1.2 合理的PCB层数选择

9.1.3 PCB层叠设置的常见问题

9.1.4 层叠设置的基本原则

9.2 层叠设计的经典案例

9.2.1 四层板的层叠方案

9.2.2 六层板的层叠方案

9.2.3 八层板的层叠方案

9.2.4 十层板的层叠方案

9.2.5 十二层板的层叠方案

9.2.6 十四层以上单板的层叠方案

9.3 阻抗控制

9.3.1 阻抗计算需要的参数

9.3.2 利用Allegro软件进行阻抗计算

第10章 电源地处理

10.1 电源地处理的基本原则

10.1.1 载流能力

10.1.2 电源通道和滤波

10.1.3 直流压降

10.1.4 参考平面

10.1.5 其他要求

10.2 电源地平面分割

10.3 电源地正片铜皮处理

10.4 电源地处理的其他注意事项

10.4.1 前期Fanout

10.4.2 散热问题

10.4.3 接地方式

10.4.4 开关电源反馈线设计

第11章 PCB布线的基本原则与操作

11.1 布线概述及原则

11.1.1 布线中的DFM要求

11.1.2 布线中的电气特性要求

11.1.3 布线中的散热考虑

11.1.4 布线其他总结

11.2 布线规划

11.2.1 约束设置

11.2.2 Fanout

11.2.3 布线

11.3 手动布线

11.3.1 添加走线

11.3.2 布线编辑命令

11.3.3 时序等长控制

11.4 各类信号布线注意事项及布线技巧

第12章 全局布线环境（GRE）

12.1 GRE功能简介

12.1.1 新一代的PCB布局布线工具

12.1.2 自动布线的挑战

12.1.3 使用GRE进行布局规划的优点

12.2 GRE高级布局布线规划

12.2.1 GRE参数设置

12.2.2 处理Bundle

12.2.3 规划Flow

12.2.4 规划验证

12.3 高级布局布线规划流程

12.4 高级布局布线规划实例

12.5 自动互连技术Auto-I.XX

12.5.1 Flow的快速创建及连接

12.5.2 自动Breakout的应用

第13章 PCB测试

13.1 测试方法介绍

13.2 加测试点的要求

13.3 加入测试点

13.4 测试点的生成步骤

第14章 后处理和光绘文件输出

14.1 DFX概述

14.1.1 可制造性要求（DFM）

14.1.2 可装配性要求（DFA）

14.1.3 可测试性要求（DFT）

14.2 丝印（Silkscreen）

14.2.1 丝印调整

14.2.2 丝印设计常规要求

14.3 丝印重命名及反标注

14.3.1 器件编号重命名（Rename）

14.3.2 反标（Back Annotation）

14.4 工程标注

14.4.1 尺寸标注

14.4.2 技术说明文档资料（Drill层相关生产需求说明）

14.5 输出光绘前的检查流程

14.5.1 基于Check List的检查

14.5.2 Display Status检查

14.5.3 报表检查

14.6 光绘输出

14.6.1 钻孔文件

14.6.2 CAM输出

14.7 其他

14.7.1 valor检查所需文件

14.7.2 3D视图

14.7.3 打印PDF

第15章 PCB设计的高级技巧

15.1 Skill二次开发

15.2 团队协同设计

15.3 设计数据导入导出

15.4 无盘设计

15.5 背钻设计

15.6 DFA可装配性设计

15.7 走线跨分割检查（Segments overVoids）

15.8 Extracta

15.9 优化（Gloss）

15.10 Data Tips

15.11 3D Viewer

15.12 任意角度走线

15.13 超级蛇形线

15.14 Ravel语言

15.15 差分对的返回路径的过孔

15.16 Shape编辑应用模式

15.17 Time Vision——High Speed Product Option

第16章 高速PCB设计

16.1 高速PCB设计理论

16.1.1 高速PCB设计定义

16.1.2 高速PCB相关的一些基本理论

16.1.3 高速PCB设计基本原则

16.2 信号完整性仿真

16.2.1 普通信号完整性问题

16.2.2 时序问题（Timing）

16.2.3 GHz以上串行信号问题

16.3 电源完整性仿真设计

16.3.1 直流电源问题

16.3.2 交流电源问题

16.4 板级EMC设计

16.4.1 板级EMC设计的关注点

16.4.2 Cadence的EMC设计规则

第17章 DDR3的PCB设计实例

17.1 DDR3介绍

17.1.1 Fly-By设计

17.1.2 动态ODT

17.1.3 其他更新

17.2 DDR3 PCB设计规则

17.2.1 时序规则

17.2.2 电源设计要求及层叠、阻抗方案

17.2.3 物理、间距规则

17.2.4 电气规则

17.3 DDR3布局

17.3.1 放置关键器件

17.3.2 模块布局

17.4 布线

17.4.1 电源处理

17.4.2 Fanout

17.4.3 DDR3布线

17.5 信号完整性和电源完整性仿真设计

17.5.1 信号完整性仿真

17.5.1.1 定义仿真模板

17.5.1.2 加载零件IBIS模型

17.5.1.3 编辑互连线模型

17.5.1.4 仿真设置

17.5.2 仿真结果展示

17.5.2.1 时钟信号（800MHz）

17.5.2.2 控制信号（800Mbps）

17.5.2.3 地址、命令信号（800Mbps）

17.5.3 电源完整性仿真

17.5.3.1 PowerDC仿真结果展示

17.5.3.2 PowerSI仿真结果展示

第18章 小型化设计

18.1 小型化设计的工艺流程

18.1.1 HDI技术

18.1.2 埋入零件

18.2 实例：盲、埋孔设计

18.3 盲、埋孔设计的其他设置

18.4 埋入零件设计的基本参数设置

18.4.1 实例：埋入零件

18.4.2 埋入零件生产数据输出

第19章 射频设计

19.1 RF PCB设计背景

19.2 RF PCB设计的特点

19.3 RF PCB设计流程

19.4 Analog/RF设计常用的命令

附录 帮助文件使用说明

参考资料