第1章 EDA技术概述

1.1 EDA技术的内涵及发展历程

1.2 EDA技术的核心

1.3 VHDL特点及优势

第2章 可编程逻辑器件原理

2.1 PLD概述

2.2 低密度PLD

2.3 主流CPLD和FPGA公司及其器件

2.4 基于Quartus Ⅱ开发的Altera公司产品简介

第3章 VHDL结构及要素

3.1 VHDL基本单元及其构成

3.2 端口信号赋值

3.3 库、程序包、配置

3.4 时序电路描述

3.5 VHDL子程序

第4章 VHDL基础

4.1 VHDL文字规则

4.2 VHDL数据对象

4.3 VHDL操作符

4.4 VHDL数据类型

4.5 基本仿真

第5章 VHDL语句

5.1 顺序语句

5.2 并行语句

5.3 属性描述语句

第6章 有限状态机

6.1 状态机基础

6.2 状态机的设计

6.3 有限状态机的状态编码

6.4 非法状态的处理

6.5 序列检测器设计

第7章 Quartus Ⅱ文本设计及仿真方法

7.1 Quartus Ⅱ简介

7.2 开发板简介

7.3 Quartus Ⅱ文本输入设计方法

7.4 Quartus Ⅱ功能和时序仿真

第8章 Quartus Ⅱ原理图设计及测试方法

8.1 直接数字合成器设计

8.2 频移键控（FSK）调制器设计

8.3 相移键控（BPSK）调制器设计

8.4 设计的JTAG下载和AS编程

8.5 Quartus Ⅱ内嵌逻辑分析仪测试方法

第9章 ModelSim仿真

9.1 在ModelSim中添加Altera器件库

9.2 ModelSim基本使用方法

9.3 ModelSim功能仿真

9.4 ModelSim时序仿真

第10章 DSP Builder设计方法

10.1 MATLAB简介

10.2 DSP Builder简介

10.3 幅度调制

10.4 基于DSP Builder的DDS

10.5 DSP Builder的层次化设计

10.6 ModelSim功能仿真

10.7 ModelSim时序仿真

10.8 SignalTap Ⅱ波形测试

10.9 频移键控调制

第11章 SOPC设计

11.1 Nios Ⅱ概况

11.2 SOPC系统搭建

11.3 Nios Ⅱ IDE开发

11.4 程序下载

11.5 测试JTAG UART的功能

11.6 程序烧写

第12章 优化和时序分析

12.1 时序优化的意义

12.2 面积和时序优化

12.3 资源利用优化

12.4 时序优化技术

12.5 功率优化

参考文献