第九部分80386,80286,80188,80186和8086微处理器的开发工具 9-

80C286带存贮管理和保护功能的高性能CHMOS微处理器 5-

第六部分8086微处理器

8086 16位HMOS微处理器 6-

第七部分i860TM超级计算微处理器

i860XP微处理器 7-

Intel386DX具有集成存贮管理的高性能32位微处理器 4-

第四部分Intel386TM微处理器系列

第三部分80486微处理器用的开发工具 3-

第八部分i750(R)视频处理器

82750PB象素处理器 8-

第三部分80486微处理器用的开发工具 3-

第五部分80286微处理器

INTEL微处理器系列手册之一

486系列数据手册·应用说明·开发工具

目录

上册

第一部分综述 1-

第二部分Intel486TM微处理器

Intel486DX微处理器 2-

INTEL微处理器系列手册

Intel486DX微处理器 2-

第二部分Intel486TM微处理器

第一部分综述 1-

总目录

i860XR 64位微处理器 7-

第一章外形图及引脚信号说明 2-

1.1外形图 2-

82750DB显示处理器 8-

目录

1.2引脚信号说明 2-

82495XP高速缓存控制器／82490XP高速缓存RAM 7-

AP-452,82495/82490高速缓存用的存贮器总线控制器之设计 7-

1.3引脚快速参考表 2-

AP-434，使用i860微处理器图形指令于三维表达 7-

AP-435，在i860微处理器上执行快速富里哀变换 7-

第二章体系结构概述 2-

2.1寄存器组 2-

2.2指令系统 2-

2.3存贮器的组织 2-

80C86A 16位CHMOS微处理器 6-

2.4 I/O空间 2-

2.5编址方式 2-

2.6数据格式 2-

2.7中断 2-

第三章实方式体系结构 2-

3.1实方式介绍 2-

3.3保留地址 2-

3.5停机和暂停 2-

3.4中断 2-

3.2存贮器编址 2-

第四章保护方式的体系结构 2-

4.2寻址机制 2-

4.1引言 2-

4.3 分段 2-

4.4保护 2-

4.5分页 2-

80888位HMOS微处理器 6-

4.6虚拟8086环境 2-

80286带存贮管理和保护功能的高性能微处理器 5-

第五章片内高速缓存 2-

5.0引言 2-

5.1高速缓存的组织 2-

5.2高速缓存的控制 2-

5.5高速缓存的替换 2-

5.3高速缓存的行组填人 2-

5.4 高速缓存行组的无效性控制 2-

5.6页面高速缓存能力 2-

5.7高速缓存的清洗 2-

5.8翻译后援缓冲区各项的高速缓存 2-

第六章硬件接口 2-

6.1引言 2-

6.2信号的说明 2-

6.3写缓冲区 2-

6.4中断和不可屏蔽中断接口 2-

6.5复位和初始化 2-

第七章总线操作 2-

7.1数据传送机制 2-

8087数值协处理器 6-

7.2总线功能说明 2-

8.2片内高速缓冲存贮器的测试 2-

第八章可测试性 2-

8.1内部自测试（BIST） 2-

8.3翻译后援缓冲区（TLB）的测试 2-

8.4三态输出测试方式 2-

8.5 486微处理器的边界扫描（JTAG） 2-

第九章调试 2-

9.1断点指令 2-

9.2单步自陷 2-

9.3调试寄存器 2-

Intel387DX数值协处理器 4-

Intel287XL/XLT数值协处理器 5-

第十章指令集概述 2-

10.1 i486微处理器指令的编码和时钟计数概述 2-

10.2指令编码 2-

第十一章i486和386微处理器加上387数值协处理器的不同处 2-

第十二章电气数据 2-

12.2最大额定值 2-

12.1电源与接地 2-

12.3直流规范 2-

12.4交流规范 2-

82C288，用于80286微处理器的总线控制器 5-

82395DX高性能灵巧高速缓存 4-

12.5 ICD-486的设计 2-

第十三章机械数据 2-

13.1管壳耐热特性 2-

Intel486SX微处理器／Intel487SX数值协处理器 2-

Iniel486SX微处理器／Intel487SX数值协处理器 2-

目录

第一章外形图及引脚信号说明 2-

1.1外形图 2-

1.2引脚信号说明 2-

82C284，用于80286微处理器的时钟发生器和就绪接口 5-

第二章体系结构概述 2-

2.1寄存器组 2-

2.2指令系统 2-

2.3存贮器的组织 2-

2.4 I/O空间 2-

2.5编址方式 2-

2.6数据格式 2-

2.7中断 2-

第三章实方式体系结构 2-

3.1实方式介绍 2-

3.2存贮器编址 2-

3.3保留地址 2-

3.4中断 2-

3.5停机和暂停 2-

4.2寻址机制 2-

4.1引言 2-

第四章保护方式的体系结构 2-

4.3分段 2-

4.4保护 2-

4.5分页 2-

82385高性能32位高速缓存控制器 4-

4.6虚拟8086环境 2-

第五章片内高速缓存 2-

5.0引言 2-

5.1高速缓存的组织 2-

5.2高速缓存的控制 2-

5.3高速缓存的行组填入 2-

5.4高速缓存行组的无效性控制 2-

5.5高速缓存的替换 2-

5.6页面高速缓存能力 2-

5.7高速缓存的清洗 2-

5.8翻译后援缓冲区各项的高速缓存 2-

第六章硬件接口 2-

6.1引言 2-

6.2信号的说明 2-

6.3写缓冲区 2-

6.4中断和不可屏蔽中断接口 2-

6.5复位和初始化 2-

6.6数值运算升级电路 2-

第七章总线操作 2-

7.1数据传送机制 2-

7.2总线功能说明 2-

8.2片内高速缓冲存贮器的测试 2-

第八章可测试性 2-

8.1内部自测试（BIST） 2-

8.3翻译后援缓冲区（TLB）的测试 2-

AP-442,33MHz Intel386系统设计考虑 4-

8.4三态输出测试方式 2-

8.5 486SX CPU微处理器的边界扫描（JTAG） 2-

9.3调试寄存器 2-

9.2单步自陷 2-

9.1断点指令 2-

第九章调试 2-

第十章指令集概述 2-

10.1 486SX/487SX指令的编码和时钟计数概述 2-

10.2指令编码 2-

第十一章486SX/487SX和386微处理器加上387数值协处理器的不同处 2-

第十二章电气数据 2-

12.1电源与接地 2-

12.2最大额定值 2-

12.3直流规范 2-

12.4交流规范 2-

12.5使用486SX/487SX的ADAPT引脚编码器板设计

ICD-486或ICE-486 2-

第十三章机械数据 2-

13.1管壳耐热特性 2-

附录A数值协处理器的安装 2-

附录B INTEL推荐的CPU标识码 2-

485高级高速缓存模块，Intel486微处理器的高速缓存升级产品 2-

下册

485高级高速缓存模块，Intel486微处理器的高速缓存升级产品 2-

Intel386SL微处理器超芯片组 4-

Intel486DX CPU—高速缓存模件 2-

Intel486DX CPU—高速缓存模件 2-

Intel486DX CPU—高速缓存心片组 2-

Intel486DX CPU—高速缓存芯片组 2-

Intel486微处理器系列低功耗版 2-

Intel486微处理器系列低功耗版 2-

Intel486微处理器用的82485二级高速缓存控制器 2-

Intel486微处理器用的82485二级高速缓存控制器 2-

Intel386SX微处理器 4-

AP-447，含二级高速缓存的Intel 486系列微处理器用的存贮器子系统 2-

AP-447，含二级高速缓存的Intel 486系列微处理器用的存贮器子系统 2-

Intel387SX数值协处理器 4-

AP-453,50MHz Intel486系统中的时钟设计 2-

AP-453,50MHz Intel486系统中的时钟设计 2-

AP-455,50MHz Intel486DX CPU—高速缓存模块的热性能限制和要求 2-

AP-455,50MHz Intel486DX CPU—高速缓存模块的热性能限制和要求 2-

总线控制器之设计 2-

AP-458,50MHz Intel486DX CPU—高速缓存系统用的存贮器

82396SX灵巧高速缓存 4-

AP-458,50MHz Intel486DX CPU—高速缓存系统用的存贮器总线控制器

之设计 2-

AP-460,50MHz Intel486DX CPU—高速缓存通写EISA系统用的

存贮器总线控制器之设计 2-

AP-460,50MHz Intel486DX CPU—高速缓存通写 EISA系统用的存贮器

总线控制器之设计 2-

82385高性能高速缓存控制器 4-

82380带集成的系统支持外围功能的高性能32位DMA控制器 4-

82370集成系统外书芯片 4-

80386,80286,80188,80186和8086微处理器的开发上具 4-