第1章 电子系统集成设计概述

1.1 数字系统和VLSI

1.1.1 数字系统集成

1.1.2 数字系统设计分类

1.1.3 系统集成的一些专题

1.1.4 系统集成的技术背景

1.2 ASIC/SOC设计与CAX

1.2.1 设计要素点评

1.2.2 计算机辅助技术

1.2.3 EDA引发电子设计革命

1.3 ASIC/SOC设计与制造

1.3.1 VLSI制造工艺

1.3.2 MOSIS投片服务

1.3.3 ASIC/SOC学术交流

1.3.4 相关课程设置

1.4.1 计算机版图设计

1.4 电子设计技术

1.4.2 计算机辅助分析

1.4.3 电子设计简化流程

1.4.4 电子设计标准化

1.4.5 电子设计特点

1.4.6 电子设计功能分解

1.5 EDA设计工具

1.5.1 工程工作站

1.5.2 微型计算机

1.5.3 计算机网络

1.5.4 工作站软件

1.5.5 微机软件

1.6 课程设计习题

第2章 IC制造与测试

2.1 IC工艺牵动设计

2.1.1 VLSI工艺回顾

2.1.2 深亚微米工艺特点

2.1.3 制造影响设计

2.2.1 MOS晶体管结构

2.2 MOS晶体管与连线

2.2.2 CMOS结构

2.2.3 连线和连接孔

2.3 VLSI加工流程

2.3.1 IC制造工序

2.3.2 双阱与不同工艺

2.3.3 BiCMOS工艺

2.3.4 CMOS工艺流程

2.4.1 IC版图对应于线路

2.4 线路、版图与掩模

2.4.2 设计制造的纽带--掩模

2.5 IC测试与故障

2.5.1 IC测试概述

2.5.2 故障模型与模拟

2.5.3 面向测试的设计

2.5.4 自动测试模板生成

2.6 课程设计习题

第3章 ASIC底层电路及版图设计

3.1 CMOS反相器

3.1.1 反相器静态特性

3.1.2 反相器动态特性

3.1.3 反相器功耗和速度

3.1.4 BiCMOS反相器

3.2 存储器和I/O电路

3.2.1 存储器

3.3 模拟ASIC电路

3.2.2 I/O电路

3.3.1 模拟ASIC设计特点

3.3.2 模拟标准单元

3.3.3 模拟小信号处理标准单元库

3.4 ASIC半定制技术

3.4.1 ASIC设计约束

3.4.2 门阵列设计技术

3.4.3 基于标准单元库的设计

3.5 平面规划与布局布线

3.5.1 平面规划

3.5.3 布线

3.5.2 布局

3.6 IC版图设计与电气规则

3.6.1 设计规则检查

3.6.2 λ和SCMOS设计规则

3.6.3 电气规则检查

3.7 IC版图格式

3.7.1 CIF格式基本命令

3.8 课程设计习题

3.7.3 PG格式

3.7.2 GDSⅡ格式

3.9 版图设计工具Tanner Tools

3.9.1 设计流程

3.9.2 软件安装与模块

3.9.3 原理图绘制与转换

3.9.4 逻辑模似器

3.9.5 全定制版图编辑L-Edit

3.9.6 版图设计命令

3.9.8 自动布局布线SPR

3.9.7 标准单元库

3.9.10 版图网表、器件及参数提取

3.9.9 设计规则检查

3.9.11 版图校验

第4章 数字电路设计技术

4.1 CMOS门电路

4.1.1 逻辑功能函数

4.1.2 静态逻辑CMOS门

4.1.3 单级门及网络延迟

4.2.2 电路中的时序

4.2 时序与时序电路

4.2.1 组合电路与时序电路

4.2.3 电路时序分析

4.2.4 同步与异步电路

4.3 时序逻辑设计

4.3.1 锁存器与触发器

4.3.2 基本整形电路

4.3.3 时序网络结构和时钟规则

4.3.4 状态机分析与设计

4.4 算术逻辑构件设计

4.4.1 引言

4.4.2 组合桶形移位器

4.4.3 加法器

4.4.4 广义加法器

4.4.5 减法器与比较器

4.4.6 乘法器

4.4.7 数据通路版图设计

4.5 分析、仿真与验证

4.5.1 分析

4.5.2 仿真

4.5.3 验证

4.6 设计综合与优化

4.6.1 系统行为综合

4.6.2 门级逻辑综合

4.6.3 管级电路综合

4.7.1 EDIF标准版本与用途

4.7 EDIF格式

4.7.2 EDIF文件结构

4.7.3 EDIF电路网表文件

4.7.4 EDIF电原理图文件及其转换

4.8 课程设计习题

4.9 电路设计工具Viewlogic

4.9.1 Viewlogic电路设计简介

4.9.2 ViesDraw电路图绘制工具

4.9.3 ViewSim逻辑模拟命令

第5章 可编程器件底层设计

5.1 可编程芯片概述

5.1.1 FPGA简介

5.1.2 编程技术

5.1.3 I/O单元

5.1.4 FPGA分类

5.2 Xilinx FPGA结构

5.2.1 概述

5.2.2 内部结构

5.2.3 内连线

5.3.1 设计流程之一(原理过程)

5.3 FPGA版图设计

5.3.2 设计流程之二(文件变化)

5.3.3 FPGA版图自动设计

5.3.4 FPGA版图手工编辑

5.4 FPGA编程及嵌入设计

5.4.1 FPGA编程

5.4.2 FPGA构造模式

5.5.1 Altera CPLD进展

5.5 FPGA和CPLD进展述评

5.5.2 Xilinx FPGA进展

5.6 课程设计习题

第6章 VHDL硬件设计语言

6.1 VHDL语言设计概述

6.1.1 简介

6.1.2 设计单元和库

6.1.3 VHDL优点

6.1.5 VHDL开发环境

6.1.4 表现手法

6.2 VHDL可编译源设计单元

6.2.1 库

6.2.2 集合包

6.2.3 实体号

6.2.4 构造体

6.2.5 配置说明

6.2.6 课程设计与练习

6.3 VHDL语言基础知识

6.3.1 标量类型数据

6.3.2 复合类型数据

6.3.3 客体

6.3.4 操作符与表达式

6.3.5 预定义属性

6.3.6 课程设计与练习

6.4 时序语句与行为描述

6.4.1 进程语句及其特点

6.4.3 时序语句

6.4.2 进程中的说明部分

6.4.4 子程序

6.4.5 课程设计与练习

6.5 信号与信号赋值

6.5.1 网表结构性信号

6.5.2 进程通信信号

6.5.3 对进程及端口中信号的说明

6.5.4 信号赋值及延迟

6.5.6 进程的挂起和激活运行

6.5.5 模拟循环中的活动

6.5.7 信号赋值中的延迟模型

6.5.8 决断函数

6.5.9 课程设计与练习

6.6 并发行为性语句与数据流描述

6.6.1 一般并发信号赋值

6.6.2 并发条件信号赋值

6.6.3 并发选择信号赋值

6.6.4 并发过程调用

6.6.5 块语句

6.6.6 思考题

6.7 元件层次与结构描述

6.7.1 元件实例生成和层次结构

6.7.2 产生语句

6.7.3 配置

6.7.4 类属

6.7.5 VHDL综合

6.7.6 课程练习

6.8.1 例一 交通红绿灯控制器

6.8 VHDL设计举例

6.8.2 例二 四选一开关

6.8.3 例三 类属应用

6.8.4 课程练习

6.9 课程设计复习

6.9.1 电路设计测验一

6.9.2 电路设计测验二

6.9.3 电路设计测验三

6.9.4 设计练习题

6.10.1 简介

6.10 VHDL设计工具V-System

6.10.2 用VHDL编写激励仿真

6.10.3 V-System环境直接仿真

6.11 VHDL相关标准

6.11.1 VHDL保留字

6.11.2 STANDARD集合包

6.11.3 TEXTIO集合包

6.11.4 VHDL句法汇总

6.11.5 STD_LOGIC_1164集合包

第7章 Verilog HDL硬件设计语言

7.1 Verilog HDL概要

7.1.1 Verilog HDL特点

7.1.2 Verilog HDL模块

7.1.3 Verilog HDL设计简例

7.2 Verilog HDL基础知识

7.2.1 数据及类型

7.2.2 表达式中的运算符

7.3.1 内置门与开关基元

7.3 逻辑门及时延模型

7.3.2 用户定义基元--UDP

7.3.3 线网时延和门时延

7.4 数据流风格描述

7.5 行为风格描述

7.5.1 过程与块语句

7.5.2 过程中的赋值

7.5.3 过程中的程序控制语句

7.5.4 行为风格设计举例

7.6 结构风格描述

7.7 编译仿真辅助技术

7.7.1 编译预处理宏命令

7.7.2 仿真交互技术--系统函数和任务

7.8 Verilog HDL设计测试技术

7.8.1 标量与矢量

7.8.2 激励与时钟变量

7.8.3 测试程序

7.8.4 文本文件的向量读写

7.9 Verilog HDL与VHDL对比

7.10 课程设计习题

7.11 IEEE-1364 Verilog HDL标准

7.11.1 Verilog HDL保留关键字

7.11.2 Verilog HDL句法汇总

第8章 ASIC/SOC系统设计技术

8.1 时序电路与时序设计

8.1.1 同步系统的时钟错位

8.1.2 自时序异步电路

8.2.1 逻辑与物理结构

8.2 系统与电路结构设计

8.2.2 数据通路

8.2.3 寄存器转移结构

8.2.4 系统结构调度与分配

8.3 处理器并行算法与结构

8.3.1 引言

8.3.2 SIMD结构

8.3.3 MISD--流水线

8.3.4 MIMD--Systolic结构

8.4 芯片内外互连技术

8.4.1 线电容与串扰分析

8.4.2 电阻与电迁徙

8.4.3 电感与I/O设计

8.4.4 封装互连

8.5 芯片低功耗设计

8.5.1 引言

8.5.2 开关电流

8.5.4 亚阈值电流和漏电流

8.5.3 撬棍电流

8.6 可测性设计与可靠性分析

8.6.1 可测性设计

8.6.2 可靠性分析

8.7 ASIC/SOC设计方法学

8.7.1 设计方法学要点

8.7.2 IBM方法学举例

8.7.3 课程述评

8.7.4 系统设计习题

主要参考文献