最新查询
内容简介
第一部分 数据手册
第一章 概述和器件选择指南
1．1 AMD产品综述
1．2正确选用CMOS PLD——CMOS PLD综述
1．3将商用PLD用于工业应用
1．4军用PAL器件
1．5军用ProPAL器件
第二章 PAL器件
系列
（商用）
（商用）
（商用）
（商用）
（商用）
（商用）
（商用）
（军用）
（军用）
（军用）
（军用）
（军用）
系列
（商用）
（商用）
（商用）
（商用）
（商用）
（军用）
（军用）
（商用）
系列
（商用，工业用）
（商用，工业用）
系列
（工业用）
（工业用）
（商用）
（商用）
系列
（商用）
（商用）
（商用）
（商用）
（商用）
（商用）
（军用）
（军用）
（军用）
（军用）
系列
（商用）
（商用）
（商用）
（商用）
（商用）
（军用）
（军用）
（商用，工业用）
（商用）
系列
（商用）
（商用）
（商用）
（商用）
（军用）
（军用）
（军用）
系列
（商用）
（商用）
（商用）
（商用）
（商用）
（军用）
系列
（工业用）
（商用，工业用）
（工业用）
（商用）
（商用）
（商用）
（商用）
系列
（商用）
（军用）
第三章 MACH1和MACH2系列器件
同步型MACH器件
（商用）
（军用）
（商用）
（商用）
（军用）
（商用）
（商用）
（商用）
（军用）
（商用）
（商用）
异步型MACH器件
（商用）
第四章 MACH3和MACH4系列器件
（商用）
（商用）
附录A 通用信息
A．1电气特性参数定义
A．2 fMAX参数
A．3 MACH器件开关波形和开关特性测试电路
A．4物理尺寸
A．6 MACH器件的上电复位
A．5 MACH器件的输入/输出等效电路
A．7使用预加载和可观测性
A．8耐久特性
A．9军用PAL器件
A．10军用ProPAL器件
第二部分 设计和应用指南
第一章 引言和基本设计指南
1．1 引言
1．2 PLD设计基础
1．3 PLD的设计方法
1．4组合型逻辑的设计
1．5寄存型逻辑的设计
1．6状态机设计
第二章 可测试性
2．1引言
2．2可测试性的定义——定性的
2．3可测试性的定量化
2．4可测试组合电路的设计
2．5重会聚扇出
2．6极小化的重要性
2．7逻辑冒险
2．8使用输出使能
2．9可测试时序电路的设计
2．10锁存器
2．11振荡器
2．12使用可编程的时钟
2．13可测试状态机的设计
2．14测试向量的使用
2．15小结
3．2发生机理
3．1引言
第三章 接地颤动
3．3控制变换沿的斜率
3．4系统接地颤动的解决办法
第四章 亚稳态问题
4．1引言
4．2亚稳态问题的起因
4．3解决亚稳态问题的方法
4．4小结
5．1锁闩的条件
第五章 锁闩
5．2锁闩的起因
5．3锁闩的测试
第六章 双极型PLD到CMOS的设计转换
6．1未用引脚的浮空问题
6．2变化沿斜率、信号端接和电路元器件排列的敏感性
6．3过冲
6．4接地颤动
6．5保持熔丝检查的一致性
6．6小结
7．2电源的分配
第七章 高速电路板的设计技术
7．1引言
7．3信号线作为传输线
7．4串扰
7．5电磁干扰（EMI）
7．6小结
第八章 用零功率PLD器件减小功耗
8．1潜在的应用
8．2减小功耗的方法
8．3频率的影响
8．5 I/O特性
8．4乘积项的影响
8．6减少I/O切换个数的影响
8．7负载的影响
8．8小结
第九章 PALCE16V8HD的应用设计
9．1输入锁存器
9．2寄存器的配置
9．3输出驱动电路的配置
9．4输出的端接
9．5迟滞
9．6接地颤动
9．7电源供电问题
9．8小结
第十章 MACH器件设计规划指南
10．1引言
10．2设计过程概述
10．3规划一个MACH器件的计数器设计
10．4 PALASM4软件产生的.PDS设计文件：BUSCNTR.PDS
10．5 PALASM4 MACH FITTER报告：BUSCNTR.PRT
11．2设计要求
11．3设计方案
第十一章 总线存取控制器：MACH110
11．1引言
11．4 MACH的设计
11．5对MACH器件编程
11．6小结
附：设计文件
12．3设计要求
12．2可用的资源
12．1引言
第十二章 Psion Organizer数字接口：MACH110
12．4设计的实现
12．5硬件设计
12．6 MACH110的逻辑设计
12．7小结
设计文件
拟合文件
布局文件
13．2 MACH110特性的利用
13．3 Profibus简述
13．1问题的提出
第十三章 Profibus Repeater：MACH110
13．4现有的重发器设计
设计文件
拟合文件
布局文件
第十四章 用带有协处理器选件（用于MC68881和MC68882）的MC68020或MC68030代替MC68000处理器：MACH110
14．1引言
14．5设计
14．4 ABEL
14．2处理器的不兼容性
14．3 MACH110
设计文件
拟合文件
第十五章 用于高速串行数据传输的发送器/接收器模块的状态机：MACH110和MACH210
15．1 HSSL模块的一般信息
15．2 MACH110/210的设计准备
15．3 HSSL模块的简要描述
15．5数据流控制
15．4状态
15．6发送器和接收器之间的通信
设计文件：MACH110
拟合文件：MACH110
布局文件：MACH110
设计文件：MACH210
拟合文件：MACH210
布局文件：MACH210
16．1接口的用途
16．2接口控制器的功能
第十六章 自定时的ISA总线接口：MACH110和MACH210
16．3接口控制器的状态
16．4实现
16．5小结
状态图状态寄存器
设计文件：MACH110
拟合文件：MACH110
布局文件：MACH110
设计文件：MACH210
拟合文件：MACH210
布局文件：MACH210
第十七章 模拟信号捕获接口：MACH210
17．1概述
17．2 MACH210控制器
设计文件
拟合文件
布局文件
第十八章 32位CRC出错检测：MACH210和MACH230
18．1概述
18．3 32位CRC的设计准则
18．2生成CRC位并校验数据
18．4 4位并行输入的实现
18．5 在CRC中为什么要使用MACH器件
18．6 CRC逻辑的实现
设计文件：MACH210发生器
拟合文件：MACH210发生器
布局文件：MACH210发生器
设计文件：MACH210校验器
拟合文件：MACH210校验器
布局文件：MACH210校验器
设计文件：MACH230发生器/校验器
拟合文件：MACH230发生器/校验器
布局文件：MACH230发生器/校验器
第十九章 高速图形控制器的象素处理器：MACH230
19．1概述
19．2从高PAL密度到高密度PAL
19．3评估 PAL为基础的设计，以转换到MACH器件
19．4更周密地为象素处理器的设计改变检查一下MACH资源
19．5将设计拟合到MACH230中
19．6象素处理器功能概述
19．7小结
源文件
设计文件
拟合文件
布局文件
附录A 逻辑设计参考资料
A．1基本逻辑单元
A．2基本存储单元
A．3二进制数
A．4信号极性
附录B 术语
附录C 开发系统和编程器
C．1开发系统
C．2编程器
C．3编程器插座适配器
附录D 实际应用中电源电流的近似计算
D．1引言
D．2参数和公式
D．3交流分量的计算
D．6负载电流的计算
D．4 Vcc的降额
D．5温度的降额
D．7小结
附录E AMD公司的CMOS PLD内部工艺
E．1工艺说明
E．2程序的完整无损性
E．3器件的特性
E．4器件的牢固耐久性问题
E．5与双极型器件兼容的问题
E．6小结
F．1 PLD/FPGA编译器
附录F FusionPLD简介
F．2原理图编辑器和库
F．3模拟器
F．4测试向量的生成
F．5编程器
F．6适配器
F．7处理装置和标记系统
F．8 MACHXL软件——AMD公司
F．9 PLD清单
