1 为什么要用VHDL

1.1 为什么要用硬件描述语言HDL

1.2 各种HDL的浏览

1.3 VHDL的诞生

1.4 设计的表示方法

1.5 VHDL的能力范围

1.6 一个VHDL的描述实例

1.7 VHDL的CAD T具

习题

2 基本的VHDL模型结构

2.1 设计实体

2.2 实体说明

2.2.1 类属和端口说明

2.2.2 端口模式

2.2.3 实体说明部分

2.2.4 实体语句部分

2.3 结构体

2.4 标识符的命名规则

2.4.1 短标识符

2.4.2 扩展标识符

2.5 对象

2.6 数据类型和子类型

2.6.1 标量类型

2.6.2 复合类型

2.6.3 存取类型

2.6.4 文件类型

2.6.5 子类型

2.7 类型转换

2.7.1 用类型标记实现类型转换

2.7.2 用户创建的类型转换

2.8 词法单元

2.8.1 注释

2.8.2 数字

2.8.3 字符

2.8.4 字符串

2.8.5 位串

习题

3 VHDL最基本的表示方法

3.1 进程语句

3.2 进程同步

习题

4 并行语句

4.1 BLOCK语句

4.2 并行过程调用

4.3 并行断言语句

4.4 并行信号赋值语句

4.4.1 条件信号赋值语句

4.4.2 选择信号赋值语句

4.5 元件例化语句

4.6 生成语句

习题

5 顺序语句

5.1 变量赋值语句

5.2 信号赋值语句

5.3 IF语句

5.4 CASE语句

5.5 LOOP语句

5.6 NEXT语句

5.7 EXIT语句

5.8 断言语句

5.9 过程调用语句

5.10 RETURN语句

5.11 NULL语句

5.12 REPORT语句

习题

6 表达式与运算符

习题

7 信号驱动源

习题

8 延迟

8.1 惯性延迟

8.2 传输延迟

8.3 信号驱动源上传输延迟的作用

8.4 信号驱动源上惯性延迟的作用

8.5 信号驱动源的阈值惯性延迟的作用

8.6 保留字UNAFFACTED的使用

习题

9 模拟周期

习题

10 δ延迟

10.1 延缓进程

习题

11 VHDL描述实例（一）

11.1 多路选择器模型

11.2 译码器模型

11.3 组合逻辑模型

习题

12 设计库

12.1 STD库

12.2 WORK库

12.3 资源库

12.3.1 IEEE库

12.3.2 VITAL库

12.4 USE子句

习题

13 程序包

13.1 STANDARD程序包

13.2 TEXTIO程序包

13.3 Std_Logic_1164程序包

13.4 Numeric_Std程序包

13.5 Numeric Bit程序包

习题

14 属性

14.1 用属性检查建立和保持时间

习题

15 子程序

15.1 子程序重载

习题

16 决断信号和决断函数

16.1 决断信号

16.2 决断函数

习题

17 VHDL描述实例（二）

17.1 使能模型

17.2 振荡器模型

17.3 时钟模型

17.4 边沿触发器模型

习题

18 信号与变量的区别

18.1 信号赋值与变量赋值

18.2 进程中的变量与子程序中的变量

18.3 共享变量

习题

19 描述风格

19.1 行为描述

19.2 数据流描述

19.3 结构描述

19.4 混合描述

习题

20 配置

20.1 默认连接

20.2 配置指定

20.3 配置说明

20.4 直接例化

习题

21 作为激励语言的VHDL

21.1 测试基准描述

习题

22 进一步了解VHDL

22.1 信号类

22.2 被保护的块

22.3 空事项处理

习题

23 有限状态机模型

23.1 有限状态机的描述风格

23.2 有限状态机的描述实例

习题

实验1

实验2

自测题

附录1 何处可得到有关VHDL的最新信息

附录2 何处可得到有关VHDL的帮助

附录3 一些有用的地址

附录4 缩写语

附录5 VHDL保留字

附录6 STANDARD程序包

附录7 TEXTIO程序包

附录8 STD_LOGIC_1164程序包

附录9 英汉名词对照表

参考文献