第1章 EDA基础

1.1 EDA简介

1.2 Verilog HDL简介

1.3 Quartus13.0使用说明

第2章 GW48-CP＋＋实验系统

2.1 GW48-CP＋＋实验系统简介

2.2 GW48-CP＋＋实验系统使用说明

2.3 实验电路结构图

2.4 GW48系统万能接插口、结构图信号、FPGA芯片引脚关系

第3章 数字逻辑与数字电路实验

3.1 三人表决电路实验

3.2 多路选择器实验

3.3 半加器／全加器实验

3.4 7段数码显示译码器实验

3.5 计数器实验

3.6 移位寄存器实验

3.7 序列检测器实验

3.8 数字频率计实验

3.9 数字钟实验

3.10 交通灯控制器实验

第4章 计算机组成原理实验

4.1 4位运算器实验

4.2 16位算术逻辑运算／数据通路实验

4.3 存储器实验

4.4 指令系统实验

4.5 单周期CPU实验

4.6 多周期CPU实验

4.7 中断实验

第5章 计算机体系结构实验

5.1 流水线CPU设计实验

5.2 流水线带CACHE的CPU设计实验

附录1 Icarus Verilog开发环境及使用

附录2 Verilog HDL语言语法及简介

附录3 实验报告的格式及内容

附录4 GW48系统万能接插口、结构图信号、FPGA芯片引脚对照表

参考文献