第1章 可编程器件和EDA技术概述

1.1 EDA技术的主要特征

1.2 EDA技术的设计方法

1.3 可编程逻辑器件简介

1.3.1 从ASIC到FPGA/CPLD

1.3.2 CPLD器件

1.3.3 FPGA器件

1.4 可编程逻辑器件设计

1.4.1 可编程逻辑器件的设计流程

1.4.2 Xilinx公司的ISE开发工具概述

1.4.3 Altera公司的Quartus Ⅱ开发工具概述

1.5 可编程逻辑器件选型

1.5.1 CPLD选择的方法

1.5.2 FPGA选择的方法

1.6 IP核简介

1.7 EDA技术的发展趋势

1.7.1 可编程逻辑器件的发展趋势

1.7.2 EAD软件开发工具的发展趋势

1.7.3 设计输入方式的发展趋势

第2章 VHDL硬件描述语言

2.1 HDL简介

2.1.1 代表性的HDL语言

2.1.2 VHDL程序结构

2.1.3 程序包

2.1.4 库

2.1.5 实体和结构体

2.1.6 配置

2.2 VHDL基本要素

2.2.1 标识符

2.2.2 数据对象

2.2.3 数据类型

2.2.4 用户自定义的数据类型

2.2.5 数据类型的转换

2.2.6 操作符

2.2.7 函数类属性

2.3 VHDL的主要语句及应用

2.3.1 进程

2.3.2 过程及其函数

2.3.3 顺序描述语句

2.3.4 信号赋值语句

2.3.5 COMPONENT语句和COMPONENT INSTANT语句

2.3.6 GENERIC语句和GENERATE语句

第3章 典型VHDL设计实例

3.1 组合逻辑电路设计

3.1.1 逻辑门电路设计

3.1.2 常用编码器设计

3.1.3 常用译码器设计

3.1.4 数据选择器设计

3.1.5 数据分配器设计

3.1.6 数值比较器设计

3.1.7 算术运算单元电路设计

3.2 时序逻辑电路设计

3.2.1 常用触发器设计

3.2.2 常用数码寄存器设计

3.2.3 常用计数器设计

3.3 有限状态机设计

3.3.1 有限状态机的建模

3.3.2 状态编码

3.3.3 Mealy型状态机设计

3.3.4 Moore型状态机设计

3.4 存储器设计

3.4.1 只读存储器（ROM）的设计

3.4.2 随机存储器（RAM）的设计

3.4.3 顺序存取存储器的设计

第4章 典型数字系统的设计

4.1 数字系统概述

4.2 数码管动态显示扫描电路原理及设计

4.2.1 数码管动态显示扫描电路原理

4.2.2 采用VHDL描述的动态显示扫描电路

4.3 乘法器的原理及设计

4.3.1 乘法器工作原理

4.3.2 采用VHDL描述的乘法器

4.4 除法器的原理及设计方法

4.4.1 除法器的工作原理

4.4.2 用VHDL描述的除法器

4.5 简易CPU工作原理及设计方法

4.5.1 简易CPU的工作原理

4.5.2 采用VHDL描述的ALU

4.6 交通信号灯控制器原理及设计

4.6.1 交通信号灯控制器原理

4.6.2 交通信号灯的VHDL描述

4.7 数字频率计的原理及设计

4.7.1 数字频率计的原理

4.7.2 数字频率计的VHDL描述

4.8 数字信号发生器的原理及设计

4.8.1 数字信号发生器（DDS）的原理

4.8.2 数字信号发生器（DDS）的VHDL描述

第5章 QuartusⅡ7.0开发系统

5.1 Quartus Ⅱ7.0开发系统简介

5.1.1 Quartus Ⅱ7.0开发系统的特性

5.1.2 Quartus Ⅱ7.0开发系统的安装

5.1.3 QuartusⅡ7.0开发系统的软件许可配置

5.1.4 Quartus Ⅱ7.0开发系统的设计流程

5.2 设计输入

5.2.1 建立设计工程

5.2.2 原理图设计文件

5.2.3 VHDL设计文件

5.2.4 设计约束文件

5.3 综合与编程

5.3.1 综合参数控制

5.3.2 RTL查看器和状态机查看器

5.3.3 渐进式综合

5.3.4 多样化编程

5.4 设计仿真

5.4.1 仿真波形文件

5.4.2 仿真

5.5 SignalTap Ⅱ逻辑分析器

5.5.1 设置和运行SignalTapⅡ逻辑分析器

5.5.2 渐进式编译使用SignalTapⅡ逻辑分析器

5.5.3 分析SignalTap Ⅱ数据

5.6 设计实例

5.6.1 建立设计工程

5.6.2 建立源文件

5.6.3 编译设计

5.6.4 引脚锁定

5.6.5 仿真设计

5.6.6 编程和配置

第6章 SOPC系统简介

6.1 概述

6.1.1 SOC简介

6.1.2 SOPC技术

6.2 典型的SOPC系统处理器

6.2.1 Altera公司的Nios Ⅱ软核处理器

6.2.2 Xilinx公司的PowerPC硬核处理器

6.2.3 Xilinx公司的MicroBlaze软核处理器

6.2.4 Lattice公司的LatticeMico 32软核处理器

6.3 典型的SOPC系统开发工具

6.3.1 Altera公司的SOPC开发工具

6.3.2 Xilinx公司的SOPC开发工具

6.3.3 Lattice公司的SOPC开发工具

6.4 支持Nios Ⅱ系统的FPGA器件

6.4.1 Cyclone系列FPGA器件

6.4.2 Cyclone Ⅱ系列FPGA器件

6.4.3 CycloneⅢ系列FPGA器件

6.4.4 StratixⅡ系列FPGA器件

6.4.5 Stratix Ⅱ GX系列FPGA器件

6.5 支持MicroBlaze软核和PowerPC硬核的FPGA器件

6.5.1 Spartan-3系列FPGA概述

6.5.2 Spartan-3系列FPGA结构特性

6.5.3 Spartan-3系列FPGA的IOB结构特性

6.5.4 Spartan-3系列FPGA的CLB结构特性

6.5.5 Spartan-3系列FPGA的RAM结构特性

6.5.6 Spartan-3系列FPGA的时钟网络特性

6.5.7 Spartan-3系列FPGA的布线资源特性

6.6 支持LatticeMico32软核处理器的FPGA器件

6.6.1 LatticeXP系列FPGA概述

6.6.2 LatticeXP系列的PFU和PFF结构特性

6.6.3 LatticeXP系列的布线资源结构特性

6.6.4 LatticeXP系列的PLL结构特性

6.6.5 LatticeXP系列的嵌入式RAM块结构特性

6.6.6 LatticeXP系列的PIC结构特性

第7章 NiosⅡ嵌入式处理器及总线接口

7.1 NiosⅡ嵌入式处理器

7.1.1 NiosⅡ系统概述

7.1.2 NiosⅡ嵌入式处理器结构

7.1.3 NiosⅡ嵌入式处理器ALU

7.1.4 NiosⅡ嵌入式处理器复位

7.1.5 NiosⅡ嵌入式处理器异常和中断

7.1.6 NiosⅡ嵌入式处理器存储器和I/O组织

7.1.7 NiosⅡ嵌入式处理器JTAG调试模块

7.2 NiosⅡ嵌入式处理器编程结构

7.2.1 NiosⅡ嵌入式处理器通用寄存器

7.2.2 NiosⅡ嵌入式处理器控制寄存器

7.2.3 NiosⅡ嵌入式处理器工作模式

7.2.4 NiosⅡ嵌入式处理器异常处理

7.2.5 NiosⅡ嵌入式处理器异常原因确定

7.2.6 NiosⅡ嵌入式处理器异常返回

7.2.7 NiosⅡ嵌入式处理器中断处理

7.2.8 NiosⅡ嵌入式处理器的存储器和外设访问

7.2.9 NiosⅡ嵌入式处理器的复位

7.2.10 NiosⅡ嵌入式处理器的指令分类

7.3 Avalon交换式总线

7.3.1 Avalon总线基本术语

7.3.2 Avalon总线传输

7.3.3 Avalon总线从传输

7.3.4 Avalon总线主传输

7.4 Avalon总线的片外设备接口

7.4.1 从传输的Avalon三态信号

7.4.2 无延迟的Avalon三态从端口读传输

7.4.3 带固定延迟的Avalon三态从端口读传输

7.4.4 Avalon三态从端口写传输

7.5 Avalon总线地址对齐方式

7.5.1 地址对齐概述

7.5.2 地址对齐参数选择

7.5.3 动态总线宽度

第8章 NiosⅡ系统嵌入式外设

8.1 PIO核

8.1.1 功能描述

8.1.2 SOPC Builder中配置PIO核

8.1.3 PIO核的编程模型

8.2 定时器核

8.2.1 功能描述

8.2.2 SOPC Builder中配置定时器

8.2.3 定时器核的编程模型

8.3 PLL核

8.3.1 功能描述

8.3.2 SOPC Builder中配置PLL核

8.4 性能计数器核

8.4.1 功能描述

8.4.2 SOPC Builder中配置性能计数器

8.4.3 性能计数器的编程模型

8.5 Systern ID核

8.5.1 功能描述

8.5.2 SOPC Builder中配置System ID核

8.5.3 System ID核的编程模型

8.6 SDRAM控制器核

8.6.1 功能描述

8.6.2 SOPC Builder中配置SDRAM核

8.6.3 SDRAM控制核的编程模型

8.6.4 SDRAM应用

8.7 CFI控制器核

8.7.1 功能描述

8.7.2 SOPC Builder中配置CFI控制器核

8.7.3 CFI控制器的编程模型

8.8 EPCS控制器核

8.8.1 功能描述

8.8.2 SOPC Builder中配置EPCS控制器核

8.8.3 EPCS控制器的编程模型

8.9 FIFO存储器核

8.9.1 功能描述

8.9.2 SOPC Builder中配置FIFO存储器核

8.9.3 FIFO存储器核的编程模型

8.10 SPI核

8.10.1 功能描述

8.10.2 SOPC Builder中配置SPI核

8.10.3 SPI核的编程模型

8.11 UART核

8.11.1 功能描述

8.11.2 SOPC Builder中配置UART核

8.11.3 UART核的编程模型

8.12 JTAG UART核

8.12.1 功能描述

8.12.2 SOPC Builder中配置JTAG UART核

8.12.3 JTAG UART核的编程模型

8.13 DMA核

8.13.1 功能描述

8.13.2 SOPC Builder中配置DMA核

8.13.3 DMA核的编程模型

第9章 NiosⅡ系统设计

9.1 NiosⅡ系统硬件设计

9.1.1 NiosⅡ系统硬件开发流程

9.1.2 NiosⅡ系统需求分析

9.1.3 NiosⅡ系统工程建立

9.1.4 NiosⅡ系统集成

9.1.5 NiosⅡ系统设计

9.1.6 NiosⅡ系统综合

9.1.7 NiosⅡ系统实现

9.2 NiosⅡ软件设计

9.2.1 NiosⅡ集成开发环境

9.2.2 NiosⅡ系统软件设计

9.2.3 NiosⅡ系统软件调试

9.3 NiosⅡ系统的引导

9.3.1 NiosⅡ系统的引导概述

9.3.2 NiosⅡ系统的引导

9.3.3 CFI Flash引导程序

9.3.4 EPCS引导程序

9.4 Flash编程工具

9.5 Altera DE2评估板

9.5.1 Altera DE2评估板硬件资源

9.5.2 Altera DE2评估板引脚的定义

9.5.3 Altera DE2编程方法

9.6 基本I/O接口设计实例

9.6.1 设计需求分析

9.6.2 硬件设计

9.6.3 软件设计

9.7 定时器应用设计实例

9.7.1 设计需求分析

9.7.2 硬件设计

9.7.3 软件设计

第10章 一体化EDA开发工具

10.1 Altium Designer6.X简介

10.2 NanoBoard-NB1性能简介

10.2.1 NanoBoard-NB1基本配置

10.2.2 NanoBoard-NB1安装

10.2.3 NanoBoard-NB1主要接口资源

10.3 PCB设计实例

10.3.1 建立PCB工程

10.3.2 原理图设计

10.3.3 PCB设计

10.4 FPGA设计实例

10.4.1 建立工程

10.4.2 建立设计原理图

10.4.3 导入设计约束

10.4.4 编译设计

10.4.5 在线调试

10.5 嵌入式系统设计实例

10.5.1 建立FPGA工程

10.5.2 建立嵌入式工程

10.5.3 编辑嵌入式软件

10.5.4 连接FPGA工程和嵌入式工程

10.5.5 调试嵌入式系统

10.6 简易计算器的设计与实现

10.6.1 设计需求分析

10.6.2 EPGA工程的设计与实现

10.6.3 嵌入式软件的设计与实现

参考文献