第1章 半导体工业中的纳米技术和3D集成技术

1.1 引言

1.2 纳米技术

1.2.1 纳米技术的起源

1.2.2 纳米技术的重要里程碑

1.2.3 石墨烯与电子工业

1.2.4 纳米技术展望

1.2.5 摩尔定律：电子工业中的纳米技术

1.3 3D集成技术

1.3.1 TSV技术

1.3.2 3D集成技术的起源

1.4 3D Si集成技术展望与挑战

1.4.1 3D Si集成技术

1.4.2 3D Si集成键合组装技术

1.4.3 3D Si集成技术面临的挑战

1.4.4 3D Si集成技术展望

1.5 3D IC集成技术的潜在应用与挑战

1.5.1 3D IC集成技术的定义

1.5.2 移动电子产品的未来需求

1.5.3 带宽和宽I/O的定义

1.5.4 存储带宽

1.5.5 存储芯片堆叠

1.5.6 宽I/O存储器

1.5.7 宽I/O动态随机存储器（DRAM）

1.5.8 宽I/O接口

1.5.9 2.5D与3D IC集成（无源与有源转接板）技术

1.6 2.5D IC集成（转接板）技术的最新进展

1.6.1 用作中间基板的转接板

1.6.2 用于释放应力的转接板

1.6.3 用作载板的转接板

1.6.4 用于热管理的转接板

1.7 3D IC集成无源TSV转接板技术的新趋势

1.7.1 双面贴装空腔式转接板技术

1.7.2 有机基板开孔式转接板技术

1.7.3 设计举例

1.7.4 带散热块的有机基板开孔式转接板技术

1.7.5 超低成本转接板

1.7.6 用于热管理的转接板技术

1.7.7 用于LED和SiP封装的带埋入式微流体通道的转接板技术

1.8 埋入式3D IC集成技术

1.8.1 带应力释放间隙的半埋入式转接板

1.8.2 用于光电子互连的埋入式3D混合IC集成技术

1.9 总结与建议

1.10 参考文献

第2章 TSV技术

2.1 引言

2.2 TSV的发明

2.3 采用TSV技术的量产产品

2.4 TSV孔的制作

2.4.1 DRIE与激光打孔

2.4.2 制作锥形孔的DRIE工艺

2.4.3 制作直孔的DRIE工艺

2.5 绝缘层制作

2.5.1 热氧化法制作锥形孔绝缘层

2.5.2 PECVD法制作锥形孔绝缘层

2.5.3 PECVD法制作直孔绝缘层的实验设计

2.5.4 实验设计结果

2.5.5 总结与建议

2.6 阻挡层与种子层制作

2.6.1 锥形TSV孔的Ti阻挡层与Cu种子层

2.6.2 直TSV孔的Ta阻挡层与Cu种子层

2.6.3 直TSV孔的Ta阻挡层沉积实验与结果

2.6.4 直TSV孔的Cu种子层沉积实验与结果

2.6.5 总结与建议

2.7 TSV电镀Cu填充

2.7.1 电镀Cu填充锥形TSV孔

2.7.2 电镀Cu填充直TSV孔

2.7.3 直TSV盲孔的漏电测试

2.7.4 总结与建议

2.8 残留电镀Cu的化学机械抛光（CMP）

2.8.1 锥形TSV的化学机械抛光

2.8.2 直TSV的化学机械抛光

2.8.3 总结与建议

2.9 TSV Cu外露

2.9.1 CMP湿法工艺

2.9.2 干法刻蚀工艺

2.9.3 总结与建议

2.10 FEOL与BEOL

2.11 TSV工艺

2.11.1 键合前制孔工艺

2.11.2 键合后制孔工艺

2.11.3 先孔工艺

2.11.4 中孔工艺

2.11.5 正面后孔工艺

2.11.6 背面后孔工艺

2.11.7 无源转接板

2.11.8 总结与建议

2.12 参考文献

第3章 TSV的力学、热学与电学行为

3.1 引言

3.2 SiP封装中TSV的力学行为

3.2.1 有源／无源转接板中TSV的力学行为

3.2.2 可靠性设计（DFR）结果

3.2.3 含RDL层的TSV

3.2.4 总结与建议

3.3 存储芯片堆叠中TSV的力学行为

3.3.1 模型与方法

3.3.2 TSV的非线性热应力分析

3.3.3 修正的虚拟裂纹闭合技术

3.3.4 TSV界面裂纹的能量释放率

3.3.5 TSV界面裂纹能量释放率的参数研究

3.3.6 总结与建议

3.4 TSV的热学行为

3.4.1 TSV芯片／转接板的等效热导率

3.4.2 TSV节距对TSV芯片／转接板等效热导率的影响

3.4.3 TSV填充材料对TSV芯片／转接板等效热导率的影响

3.4.4 TSV Cu填充率对TSV芯片／转接板等效热导率的影响

3.4.5 更精确的计算模型

3.4.6 总结与建议

3.5 TSV的电学性能

3.5.1 电学结构

3.5.2 模型与方程

3.5.3 总结与建议

3.6 盲孔TSV的电测试

3.6.1 测试目的

3.6.2 测试原理与仪器

3.6.3 测试方法与结果

3.6.4 盲孔TSV电测试指引

3.6.5 总结与建议

3.7 参考文献

第4章 薄晶圆的强度测量

4.1 引言

4.2 用于薄晶圆强度测量的压阻应力传感器

4.2.1 压阻应力传感器及其应用

4.2.2 压阻应力传感器的设计与制作

4.2.3 压阻应力传感器的校准

4.2.4 背面磨削后晶圆的应力

4.2.5 切割胶带上晶圆的应力

4.2.6 总结与建议

4.3 晶圆背面磨削对Cu-low-k芯片力学行为的影响

4.3.1 实验方法

4.3.2 实验过程

4.3.3 结果与讨论

4.3.4 总结与建议

4.4 参考文献

第5章 薄晶圆拿持技术

5.1 引言

5.2 晶圆减薄与薄晶圆拿持

5.3 黏合是关键

5.4 薄晶圆拿持问题与可能的解决方案

5.4.1 200mm薄晶圆的拿持

5.4.2 300mm薄晶圆的拿持

5.5 切割胶带对含Cu/Au焊盘薄晶圆拿持的影响

5.6 切割胶带对含有Cu-Ni-Au凸点下金属（UBM）薄晶圆拿持的影响

5.7 切割胶带对含RDL和焊锡凸点TSV转接板薄晶圆拿持的影响

5.8 薄晶圆拿持的材料与设备

5.9 薄晶圆拿持的黏合剂和工艺指引

5.9.1 黏合剂的选择

5.9.2 薄晶圆拿持的工艺指引

5.10 总结与建议

5.11 3M公司的晶圆支撑系统

5.12 EVG公司的临时键合与解键合系统

5.12.1 临时键合

5.12.2 解键合

5.13 载体的薄晶圆拿持技术

5.13.1 基本思路

5.13.2 设计与工艺

5.13.3 总结与建议

5.14 参考文献

第6章 微凸点制作、组装与可靠性

6.1 引言

A部分：晶圆微凸点制作工艺

6.2 内容概述

6.3 普通焊锡凸点制作的电镀方法

6.4 3DIC集成SiP的组装工艺

6.5 晶圆微凸点制作的电镀方法

6.5.1 测试模型

6.5.2 采用共形Cu电镀和Sn电镀制作晶圆微凸点

6.5.3 采用非共形Cu电镀和Sn电镀制作晶圆微凸点

6.6 制作晶圆微凸点的电镀工艺参数

6.7 总结与建议

B部分：超细节距晶圆微凸点的制作、组装与可靠性评估

6.8 细节距无铅焊锡微凸点

6.8.1 测试模型

6.8.2 微凸点制作

6.8.3 微凸点表征

6.9 C2C互连细节距无铅焊锡微凸点的组装

6.9.1 组装方法、表征方法与可靠性评估方法

6.9.2 C2C自然回流焊组装工艺

6.9.3 C2C自然回流焊组装工艺效果的表征

6.9.4 C2C热压键合（TCB）组装工艺

6.9.5 C2C热压键合（TCB）组装工艺效果的表征

6.9.6 组装可靠性评估

6.10 超细节距晶圆无铅焊锡微凸点的制作

6.10.1 测试模型

6.10.2 微凸点制作

6.10.3 超细节距微凸点的表征

6.11 总结与建议

6.12 参考文献

第7章 微凸点的电迁移

7.1 引言

7.2 大节距大体积微焊锡接点

7.2.1 测试模型与测试方法

7.2.2 测试步骤

7.2.3 测试前试样的微结构

7.2.4 140℃、低电流密度条件下测试后的试样

7.2.5 140℃、高电流密度条件下测试后的试样

7.2.6 焊锡接点的失效机理

7.2.7 总结与建议

7.3 小节距小体积微焊锡接点

7.3.1 测试模型与方法

7.3.2 结果与讨论

7.3.3 总结与建议

7.4 参考文献

第8章 芯片到芯片、芯片到晶圆、晶圆到晶圆键合

8.1 引言

8.2 低温焊料键合基本原理

8.3 低温C2C键合［（SiO2/Si3N4/Ti/Cu）到（SiO2/Si3N4/Ti/Cu/In/Sn/Au）］

8.3.1 测试模型

8.3.2 拉力测试结果

8.3.3 X射线衍射与透射电镜观察结果

8.4 低温C2C键合［（SiO2/Ti/Cu/Au/Sn/In/Sn/Au）到（SiO2/Ti/Cu/Sn/In/Sn/Au）］

8.4.1 测试模型

8.4.2 测试结果评估

8.5 低温C2W键合［（SiO2/Ti/Au/Sn/In/Au）到（SiO2/Ti/Au）］

8.5.1 焊料设计

8.5.2 测试模型

8.5.3 用于3D IC芯片堆叠的InSnAu低温键合

8.5.4 InSnAu IMC层的SEM、TEM、XDR、DSC分析

8.5.5 InSnAu IMC层的弹性模量和硬度

8.5.6 三次回流后的InSnAu IMC层

8.5.7 InSnAu IMC层的剪切强度

8.5.8 InSnAu IMC层的电阻

8.5.9 InSnAu IMC层的热稳定性

8.5.10 总结与建议

8.6 低温W2W键合［TiCuTiAu到TiCuTiAuSnInSnInAu］

8.6.1 测试模型

8.6.2 测试模型制作

8.6.3 低温W2W键合

8.6.4 C-SAM检测

8.6.5 微结构的SEM/EDX/FIB/TEM分析

8.6.6 氦泄漏率测试与结果

8.6.7 可靠性测试与结果

8.6.8 总结与建议

8.7 参考文献

第9章 3D IC集成的热管理

9.1 引言

9.2 TSV转接板对3D SiP封装热性能的影响

9.2.1 封装的几何参数与材料的热性能参数

9.2.2 TSV转接板对封装热阻的影响

9.2.3 芯片功率的影响

9.2.4 TSV转接板尺寸的影响

9.2.5 TSV转接板厚度的影响

9.2.6 芯片尺寸的影响

9.3 3D存储芯片堆叠封装的热性能

9.3.1 均匀热源3D堆叠TSV芯片的热性能

9.3.2 非均匀热源3D堆叠TSV芯片的热性能

9.3.3 各带一个热源的两个TSV芯片

9.3.4 各带两个热源的两个TSV芯片

9.3.5 交错热源作用下的两个TSV芯片

9.4 TSV芯片厚度对热点温度的影响

9.5 总结与建议

9.6 3D SiP封装的TSV和微通道热管理系统

9.6.1 测试模型

9.6.2 测试模型制作

9.6.3 晶圆到晶圆键合

9.6.4 热性能与电性能

9.6.5 品质与可靠性

9.6.6 总结与建议

9.7 参考文献

第10章 3D IC封装

10.1 引言

10.2 TSV技术与引线键合技术的成本比较

10.3 Cu-low-k芯片堆叠的引线键合

10.3.1 测试模型

10.3.2 Cu-low-k焊盘上的应力

10.3.3 组装与工艺

10.3.4 总结与建议

10.4 芯片到芯片的面对面堆叠

10.4.1 用于3D IC封装的AuSn互连

10.4.2 测试模型

10.4.3 C2W组装

10.4.4 C2W实验设计

10.4.5 可靠性测试与结果

10.4.6 用于3D IC封装的SnAg互连

10.4.7 总结与建议

10.5 用于低成本、高性能与高密度SiP封装的面对面互连

10.5.1 用于超细节距Cu-low-k芯片的Cu柱互连技术

10.5.2 .可靠性评估

10.5.3 一些新的设计

10.6 埋入式晶圆级封装（eWLP）到芯片的互连

10.6.1 2D eWLP与再布线芯片封装（RCP）互连

10.6.2 3D eWLP与再布线芯片封装（RCP）互连

10.6.3 总结与建议

10.7 引线键合可靠性

10.7.1 常用芯片级互连技术

10.7.2 力学模型

10.7.3 数值结果

10.7.4 实验结果

10.7.5 关于Cu引线的更多结果

10.7.6 关于Au引线的结果

10.7.7 Cu引线与Au引线的应力应变关系

10.7.8 总结与建议

10.8 参考文献

第11章 3D集成的发展趋势

11.1 引言

11.2 3D Si集成发展趋势

11.3 3D IC集成发展趋势

11.4 参考文献

附录A 量度单位换算表

附录B 缩略语表

附录C TSV专利

附录D 推荐阅读材料

D.1 TSV、3D集成与可靠性

D.2 3D MEMS与IC集成

D.3 半导体IC封装