基础知识篇

第1章 Quartus Ⅱ 6.0软件操作指南

1.1 Quartus Ⅱ 6.0简介

1.2 设计流程操作指南

1.2.1 建立新工程

1.2.2 设计输入

1.2.3 分析与综合

1.2.4 适配

1.2.5 全程编译

1.2.6 时序仿真

1.2.7 电路观察器

1.2.8 打开原有工程

1.2.9 引脚分配与下载

1.3 Project Navigator与工程管理

1.3.1 【Hierarchy】标签页

1.3.2 【Files】标签页

1.3.3 工程文件管理

第2章 Quartus Ⅱ 应用技巧

2.1 原理图编辑器

2.1.1 原理图编辑工具栏

2.1.2 添加原理图符号

2.1.3 导线绘制与命名

2.2 波形文件编辑器

2.2.1 波形编辑界面

2.2.2 波形编辑工具栏

2.2.3 仿真设置

2.3 用原理图输入法进行设计

2.4 资源分配编辑器

2.4.1 用户界面和主要功能

2.4.2 【Pin Planner】

2.5 工程设置

2.6 嵌入式逻辑分析仪的应用

2.6.1 SignalTapⅡ文件的建立

2.6.2 逻辑分析仪的使用操作

2.7 切换界面模式

第3章 实用语法速查

3.1 VHDL语法要素速查

3.1.1 VHDL标识符命名规则

3.1.2 VHDL数值表达方式

3.1.3 VHDL操作符

3.2 VHDL语句格式速查

3.3 Verilog HDL语法要素

3.3.1 VerilogHDL标识符

3.3.2 Verilog HDL注释

3.3.3 Verilog的四种逻辑值

3.3.4 Verilog HDL数据类型

3.3.5 运算符

3.4 Verilog HDL语句格式速查

3.4.1 设计单元：模块

3.4.2 声明

3.4.3 模块并行执行语句格式

3.4.4 顺序执行语句

第4章 GW48教学实验系统说明

4.1 GW48系列教学实验系统原理与使用介绍

4.1.1 GW48系统使用注意事项

4.1.2 系统构成与使用方法

4.2 实验电路结构图

4.2.1 实验电路信号资源符号图说明

4.2.2 各实验电路结构图特点

4.3 GW48-PK系统结构图信号名与芯片引脚对照表

第5章 RC-EDA实验开发系统简介

实验与课程设计篇

第6章 基础实验

6.1 实验操作注意事项

6.2 实验总结与实验报告要求

6.3 基础实验项目

实验1 仪器的熟悉及简单组合电路的设计

实验2 4位硬件加法器VHDL设计

实验3 触发器的设计

实验4 含异步清零和同步时钟使能的4位加法计数器

实验5 7段数码显示译码器设计

实验6 组合逻辑电路设计

实验7 三人裁判表决器设计

实验8 扫描显示电路的驱动

实验9 用状态机实现序列检测器的设计

实验10 用状态机对ADC0809的采样控制电路实现

实验11 组合电路设计

实验12 VGA显示接口设计实验

实验13 二进制码转换成BCD码

第7章 课程设计

7.1 概述

7.2 课程设计内容

设计1 数字式竞赛抢答器

设计2 数字钟

设计3 数字频率计

设计4 拔河游戏机

设计5 乒乓球比赛游戏机

设计6 交通信号灯控制器

设计7 电子密码锁

设计8 彩灯控制器

设计9 脉冲按键电话显示器

设计10 简易电子琴

设计11 出租车自动计费器

设计12 洗衣机控制器

设计13 秒表设计

设计14 简易函数信号发生器设计

设计15 采用流水线技术设计高速数字相关器

设计16 循环冗余校验（CRC）模块设计

设计17 FPGA步进电机细分驱动控制设计

设计18 直流电机的PWM控制

设计19 测相仪设计