主页 详情

《数字逻辑 第2版》_朱勇主编;高晓清,曾西洋副主编_13461225_9787113171520

【书名】:《数字逻辑 第2版》
【作者】:朱勇主编;高晓清,曾西洋副主编
【出版社】:北京:中国铁道出版社
【时间】:2013
【页数】:294
【ISBN】:9787113171520
【SS码】:13461225

最新查询

内容简介

第1章 数制与编码

1-1数字逻辑概述

1-1-1数字系统

1-1-2片上系统

1-2数制及其转换

1-2-1十进制

1-2-2二进制

1-2-3八进制

1-2-4十六进制

1-2-5数制转换

1-3带符号二进制数的代码表示

1-3-1机器码与真值

1-3-2原码

1-3-3反码

1-3-4补码

1-3-5数码运算

1-4编码

1-4-1 BCD码

1-4-2格雷码

1-4-3奇偶检验码

1-4-4 CRC码

1-4-5 ASCII码

小结

习题

第2章 逻辑代数基础

2-1逻辑代数的基本定理和规则

2-1-1逻辑代数公理

2-1-2逻辑代数定理

2-1-3逻辑代数规则

2-2逻辑函数的表示方法

2-2-1逻辑表达式

2-2-2真值表

2-2-3逻辑图

2-3逻辑函数表达形式与变换

2-3-1积之和

2-3-2和之积

2-3-3最小项标准形式

2-3-4最大项标准形式

2-4逻辑函数的化简

2-4-1与或式的化简

2-4-2或与式的化简

2-5卡诺图

2-5-1卡诺图构成

2-5-2典型卡诺圈

2-5-3卡诺图化简

2-5-4无关项的卡诺图表示

2-6蕴涵法化简逻辑函数

小结

习题

第3章 组合逻辑

3-1门电路

3-1-1二极管、三极管门电路

3-1-2 TTL门电路

3-1-3 CMOS门电路

3-2组合逻辑分析

3-2-1分析步骤

3-2-2分析实例

3-3组合逻辑设计

3-3-1设计步骤

3-3-2问题的描述

3-3-3设计实例

3-3-4不完全项设计

3-4组合逻辑电路的险象

3-4-1险象的产生

3-4-2险象的判断

3-4-3险象的解决

3-5常用的中规模组合逻辑构件的使用

3-5-1译码器

3-5-2编码器

3-5-3多路选择器

3-5-4比较器

3-5-5加法器

3-5-6 ALU

小结

习题

第4章 同步时序逻辑

4-1时序逻辑结构模型

4-1-1结构模型

4-1-2时序电路的分类

4-2触发器

4-2-1 RS触发器

4-2-2 D触发器

4-2-3 JK触发器

4-2-4 T触发器

4-2-5不同类型时钟触发器间的转换

4-2-6集成触发器的参数

4-3同步时序逻辑分析

4-3-1特性函数

4-3-2激励表

4-3-3状态图、状态表

4-3-4波形图

4-3-5分析实例

4-4同步时序逻辑设计

4-4-1原始状态图和状态表

4-4-2状态表化简

4-4-3状态分配

4-4-4设计实例

4-4-5不完全状态逻辑设计

4-5常用的中规模同步时序逻辑构件的使用

4-5-1寄存器

4-5-2计数器

小结

习题

第5章 异步时序逻辑

5-1异步时序逻辑电路的特点

5-1-1基本概念

5-1-2分析和设计异步时序电路的几点规定

5-2脉冲异步时序逻辑分析

5-2-1分析步骤

5-2-2分析实例

5-3脉冲异步时序逻辑设计

5-3-1设计步骤

5-3-2设计实例

5-4常用中规模异步计数器

小结

习题

第6章 脉冲产生电路

6-1多谐振荡器

6-1-1 TTL环形振荡器

6-1-2 MOS多谐振荡器

6-2单稳态触发器

6-3施密特触发器

6-4 555定时器及其应用

6-4-1 555定时器

6-4-2单稳态触发器

6-4-3多谐振荡器

6-4-4施密特振荡器

小结

习题

第7章数/模与模/数转换电路

7-1数/模转换电路

7-1-1权电阻网络DAC

7-1-2倒T形电阻网络DAC

7-1-3 DAC的主要技术指标

7-1-4集成DAC举例

7-1-5 DAC转换器应用举例

7-2模/数转换电路

7-2-1逐次比较型ADC

7-2-2双积分型ADC

7-2-3 ADC的主要技术指标

7-2-4集成ADC举例

7-2-5 ADC应用举例

小结

习题

第8章 编程逻辑

8-1阵列示意图

8-1-1 ROM

8-1-2阵列示意图概述

8-2 CPLD

8-2-1 PLA

8-2-2 PAL

8-2- 3 GAL

8-2-4 CPLD简介

8-2-5 CPLD编程原理

8-3 FPGA

8-3-1 FPGA编程原理

8-3-2 Altera FPGA典型结构

8-3-3 Xilinx FPGA典型结构

8-4 VHDL

8-4-1 VHDL概述

8-4-2 VHDL基本结构

8-4-3 VHDL数据类型与表达式

8-4-4 VHDL基本语句

8-4-5 Quartus Ⅱ开发环境

8-4-6组合逻辑设计实例

8-4-7时序逻辑设计实例

小结

习题

第9章 数字系统综合设计

9-1设计流程

9-2七段LED显示

9-2-1 LED显示原理

9-2-2电路设计

9-2-3 VHDL设计

9-3交通灯控制

9-3-1系统需求

9-3-2状态分析

9-3-3系统设计

9-3-4模块VHDL描述

9-3-5仿真与运行结果

9-4 ADC 0804数据采集

9-4-1 ADC 0804时序

9-4-2原理图

9-4-3 VHDL设计

9-5单周期CPU描述

9-5-1 MIPS处理器概述

9-5-2指令描述

9-5-3微结构

9-6单周期CPU设计

9-6-1指令执行步骤

9-6-2取指令(IF)逻辑设计

9-6-3指令译码(ID)逻辑设计

9-6-4指令执行(EXE)逻辑设计

9-6-5存储器访问(MEM)逻辑设计

9-6-6结果写回(WB)逻辑设计

9-6-7系统逻辑设计及仿真

小结

习题

附录A逻辑符号对照表

参考文献


书查询(www.shuchaxun.com)本网页唯一编码:
f084750277ca075e754fa13bf1909e59#8edd64e00d07b45b5e529e454f81bde3#64226690#《数字逻辑(第2版)》_13461225.zip