第1章 引言

1.1研究的背景和意义

1.2集成电路可靠性相关知识介绍

1.2.1 HCI效应导致的集成电路老化

1.2.2 NBTI效应引起的集成电路老化

1.2.3亚阈值漏电流

1.3老化研究现状及其局限性

1.4本书的研究内容及贡献

1.5本书的课题来源及组织结构

第2章 集成电路老化的相关研究

2.1 NBTI效应的反应-扩散模型

2.2 NBTI效应引起电路衰退的预测解析模型

2.2.1静态NBTI效应衰退模型

2.2.2动态NBTI效应衰退模型

2.2.3长时NBTI效应衰退精简模型

2.3集成电路的老化预测方法

2.3.1集成电路老化的在线预测/监测方法

2.3.2基于预兆单元的集成电路老化检测/预测方案

2.3.3集成电路硅前老化预测

2.4集成电路的老化防护方法

2.4.1基于电路拓扑结构重构的老化防护

2.4.2基于向量恢复的集成电路老化防护

2.4.3基于内部节点控制的集成电路老化防护

2.4.4基于动态调整技术的集成电路老化防护

第3章 低开销的信号违规检测结构

3.1目标故障

3.1.1目标故障类型

3.1.2目标故障在时序电路中的表现形式

3.2低开销信号违规检测器LSVD结构

3.3实验结果

3.3.1故障检测能力分析

3.3.2 LSVD自身抗老化分析

3.3.3面积开销分析

3.3.4功耗开销分析

3.4结论

第4章 基于对称或非门的老化预测/检测改进方案

4.1老化预测及能力不平衡的原因

4.2改进的方案

4.3仿真与比较

4.3.1不同工艺尺寸下的相对误差

4.3.2 PVT对于改进SC的影响

4.3.3版图比较

4.4总结

第5章 容忍老化的多米诺门

5.1多米诺电路及其老化

5.1.1有足多米诺电路和无足多米诺电路

5.1.2多米诺电路的性能

5.1.3 NBTI效应对于多米诺电路的影响

5.2高扇入多米诺或门

5.3带有老化补偿的容忍老化的多米诺或门电路

5.3.1保持器工作原理

5.3.2输出反相器工作原理

5.4补偿晶体管的控制电路

5.4.1保持器补偿电路控制信号KPR_ ctr的产生

5.4.2输出反相器补偿晶体管控制信号MP3_ ctr的产生

5.4.3控制电路的抗老化分析

5.5老化程度对于补偿晶体管的要求

5.6仿真结果和性能分析

5.7总结

第6章 低漏电流、抑制NBTI效应的多米诺电路

6.1休眠模式对于多米诺电路老化和漏电流的影响

6.2本章提出的多米诺逻辑电路

6.2.1抑制NBTI效应引起的老化以及降低漏电流的基本思路

6.2.2本章提出的电路技术

6.3实验结果

6.3.1固定RAS下NBTI效应导致的多米诺电路性能衰退

6.3.2 RAS对于衰退减少量的影响

6.3.3休眠模式下漏电流的降低

6.3.4动态功耗与面积开销

6.4改进的多米诺电路技术在芯片中的实施

6.5结论

第7章 总结与展望

7.1总结

7.2展望

附录1 PTM 65 nm模型

附录2专有名词缩写对照表

参考文献