第一章 集成电路设计方法与设计手段

§1-1 原始的手工设计

§1-2 计算机辅助设计

§1-3 CAE工作站与电子设计自动化(EDA)

§1-4 电子系统设计自动化(ESDA)

§1-5 用户现场可编程器件

第二章 专用集成电路设计要求

§2-1 对设计周期及正确率的要求

§2-2 对产品性能的要求

§2-3 对开发费用的要求

第三章 数字电路基本单元和基本模块设计

§3-1 数字电路的基本单元设计

§3-1-1 与非门、或非门、非门

§3-1-2 与或非、或与非门

§3-1-3 三态门、传输门、异或门

§3-1-4 D触发器

§3-1-5 多路选择器

§3-1-6 半加器、全加器

§3-1-7 通用输入/输出单元

§3-2 数字电路的基本模块设计

§3-2-1 码制转换电路的设计

§3-2-2 比较器电路的设计

§3-2-3 查表电路的设计

§3-2-4 乘法电路的设计

§3-2-5 平方电路的设计

上机练习题

第四章 模拟电路基本单元和基本模块设计

§4-1 模拟集成电路的基本单元

§4-1-1 MOS差分放大器

§4-1-2 MOS恒流源

§4-1-3 MOS基准电压源

§4-1-4 CMOS有源负载增益级

§4-2 MOS模拟电路的基本模块设计

§4-2-1 CMOS运算放大器

§4-2-2 集成电压比较器

§4-2-3 D/A转换器

§4-2-4 A/D转换器

§4-2-5 滤波器

第五章 大规模集成电路硬件描述语言(VHDL)

§5-1 VHDL程序的基本结构

§5-1-1 VHDL程序的基本单元与构成

§5-1-2 包(Package)、库(Library)和配置(Configuration)

§5-1-3 设计实例

§5-2 VHDL语言的基本数据类型和操作符

§5-2-1 VHDL语言的对象和分类

§5-2-2 数据类型

§5-2-3 VHDL语言的运算操作符

§5-3 VHDL结构体的描述方式

§5-3-1 顺序描述语句(Sequential Statement)

§5-3-2 并发描述语句(Concurrent Statement)

§5-4 VIIDL应用实例--交通灯控制器

上机练习题

第六章 ASIC逻辑模拟软件工作原理

§6-1 逻辑模拟软件解剖

§6-2 电路图的树状分层结构与输入

§6-3 页内连接关系提取

§6-4 页间网络关系还原

§6-5 元器件的功能及参数描述

§6-6 功能参数与器件图形的结合及激励信号的描述

§6-7 模拟与结果显示

上机练习题

§7-1 SPICE简介

第七章 ASIC的电路模拟

§7-2 PSPICE简介

§7-3 PSPICE的使用

§7-4 PSPICE模拟实例

上机练习题

第八章 ASIC的版图设计实现方法

§8-1 全定制设计方法(Fulll-custom Design Approach)

§8-2 半定制设计方法(Semi-custom Design Approach)

§8-2-1 门阵列

§8-2-2 门海

§8-3 定制设计方法(Custom Design Approach)

§8-3-1 标准单元法(Standerd Cell Method)

§8-3-2 通用单元法(Building Block Method)

上机练习题

§9-1-1 PROM(Programmable ROM)

§9-1 可编程只读存储器系列

第九章 ASIC的器件编程实现方法

§9-1-2 EPROM(Erasable Programmable ROM)

§9-1-3 EEPROM(Electrical Erasable Programmable ROM)

§9-2 可编程逻辑器件

§9-2-1 可编程逻辑阵列PLA

§9-2-2 可编程阵列逻辑PAL

§9-2-3 通用阵列逻辑GAL

§9-3 现场可编程门阵列

§9-3-1 FPGA的结构

§9-3-2 FPGA的优点

§9-3-3 FPGA开发系统的操作实例

上机练习题

第十章 专用集成电路的测试

§10-1 功能测试

§10-2-1 故障字典

§10-2 故障测试

§10-2-2 测试向量集及其提取

§10-2-3 故障覆盖率

§10-2-4 电路的可测性分析

§10-3 电路的可测性设计

第十一章 PC机版的EDA设计工具

§1-1 VIEWLOGIC简介

§11-1-1 WORKVIEW的特点

§11-1-2 WORKVIEW的使用

§11-2 OrCAD介绍与使用

§11-2-1 Capture——电原理图输入

§11-2-2 PSPICE A/D——PC级的仿真系统

§11-2-3 Express——可编程逻辑设计系统

§11-2-4 Layout——PCB布线工具

§11-3-1 Tanner Tools组成与功能

§11-3 TannerTools介绍与使用

§11-3-2 用Tanner Tools的设计实例

附录A ACTIVE-VHDL电路描述、编译、模拟及FPGA实现教程

附录B Cadence使用说明(非版图部分)

§B-1 电路图输入与编辑

§B-1-1 基本概念及操作

§B-1-2 菜单的使用

§B-1-3 电路编辑实例

§B-2 逻辑模拟

§B-2-1 逻辑模拟

§B-2-2 模拟实例

§B-3 Verilog语言

§B-3-1 Verilog语言简介

§B-3-2 门级模块描述

§B-3-3 功能模块描述举例

参考文献