目录

第一篇 单发射结构RISC

第一章 微计算机技术发展综述

第二章 RISC设计思想和原理

§2.1 计算机体系结构设计思想的演变

§2.2 RISC体系结构的特点和定义

§2.3 先进微处理器体系结构的发展方向

第三章 UCB RISCⅠ与RISCⅡ体系结构设计

§3.1 引言

§3.2 UCB RISCⅡ结构

§3.3 UCB RISCⅠ与RISCⅡ的流水线

§3.4 UCB RISCⅡ指令系统特点

§3.5 RISCⅡ的数据通路与VLSI实现

§3.6 RISCⅡ控制部件

第四章 SPARC体系结构

§4.1 SPARC概述

§4.2 SPARC编程模型

§4.3 指令系统

§4.4 信号描述

§4.5 流水线和指令执行时序

§4.6 陷阱处理

第五章 MIPS体系结构

§5.1 S.U.MIPS结构设计的特点

§5.2 S.U.MIPS结构及其实现

§5.3 S.U.MIPS的异常事故

§5.4 S.U.MIPS的组成和数据通路实现

§5.5 MIPS R2000/R3000结构

§5.6 MIPS R2000/R3000流水线结构

§5.7 MIPS R2000/R3000存储管理

§5.8 MIPS R3010FPA浮点处理器

第二篇 多发射结构RISC

第六章 CACHE、存储管理与总线

§6.1 cache概述

§6.2 SPARC CMU中的cache控制器

§6.3 SPARC CMU中的存储管理

§6.4 MBus原理

第七章 多发射结构微处理器与编译优化指令调度

§7.1 流水线结构与指令调度

§7.2 指令调度和指令级并行处理

§7.3 指令调度的方法与分类

第八章 INTEL80860——超级计算超标量RISC

§8.1 80860体系结构特点

§8.2 80860的组成

§8.3 80860的寄存器堆

§8.4 80860的流水线

§8.5 80860的指令系统

§8.6 80860的存储管理

§8.7 80860XP的cache管理和多处理功能支持措施

§8.8 80860XP的硬件实现

§9.1 概述

第九章 嵌入式超标量RISC——INTEL80960 CA/CF

§9.2 80960 CA/CF主要设计特点

§9.3 80960的组织结构

§9.4 80960 CA指令系统

§9.5 80960 CA的调用和返回机制

§9.6 80960系统控制机构

第十章 IBM RS/6000结构及组成

§10.1 RS/6000概述

§10.2 RS/6000体系结构

§10.3 RS/6000硬件组成原理

§11.1 MC88110超标量处理器概述

第十一章 MOTOROLA 88110超标量RISC

§11.2 指令系统体系结构

§11.3 指令的读取与发射

§11.4 MC88110执行单元

§11.5 地址转换机制

§11.6 cache操作

§11.7 外部总线接口

§11.8 两级cache结构

第十二章 超流水线RISC体系结构MIPSR4000

§12.1 MIPS R4000组成部件

§12.2 R4000 CPU流水线结构

§12.3 R4000 CPU寄存器和指令系统

§12.4 R4000存储管理和系统软件模型

§12.5 R4000 cache一致性和多机系统支持

§12.6 R4000的引线信号与功能

第十三章 超标量超流水线RISC体系结构DEC Alpha

§13.1 Alpha 21064的结构

§13.2 流水线结构

§13.3 DEC Alpha指令系统

§13.4 Alpha 21064引线功能和外部接口

第十四章 超标量RISC——Super SPARC体系结构特点

§14.1 Super SPARC结构中的流水线

§14.2 指令发射策略

§14.3 转移策略

§14.4 浮点部件

§14.5 存储器的层次结构

§14.6 总线操作

§14.7 工艺实现

§14.8 第二级cache控制器

第十五章 双流水线超标量RISC体系结构INTEL Pentium

§15.1 Pentium的结构框图及其特点

§15.2 Pentium的流水线和指令执行顺序

§15.3 指令配对法则和转移预测

§15.4 浮点部件FPU

§15.5 片上cache与TLB

§15.6 多机系统中cache的一致性

参考文献