第一章　80386系统概论

1.1　前言

1.2　80386系统概论

1.3　C T CS8230 AT/386芯片组系统概论

1.4　带高速缓存TTL版电路系统概论

第二章　80386信号定义

2.1　80386输入／输出信号总论

2.2　电源信号说明及PCB布局考虑事项

2.3　时钟信号

2.4　数据总线

2.5　数据总线字节致能信号

2.6　地址总线

2.7　总线状态信号

2.8　总线控制信号

2.9　总线仲裁信号

2.10　中断信号

2.11　协处理器信号

2.12　80386信号摘要

第三章 总线周期分析

3.1　概论

3.2　复位周期

3.3　非流水式读／写周期

3.4　流水线式读／写周期

3.5　16位传输

3.6　非流水线转换为流水线周期

3.7　中断允许周期

3.8　停止／暂停周期

3.9　要求HOLD周期

第四章 频率产生电路

4.1　前言

4.2　82384时钟产生器

4.3　采用C T8230系列的时钟产生电路实例

4.4　一般TTL电路时钟信号的产生

第五章 等待电路

5.1　引言

5.2　IBM/PC AT等待电路

第六章 系统直接存贮器存取（DMA）

6.1　引言

6.2　DMA控制器和页面寄存器的地址分配

6.3　DMA控制器

6.5　DMA特性

6.4　系统中DMA操作的应答过程

第七章 系统中断

7.1　系统的中断结构

7.2　中断控制器

7.3　中断系统初始化

7.4　8259A的编程

7.5　8259A的操作方式

7.6　中断性能

7.7　I/O总线中断请求电路接口

第八章 键盘控制器与及时时钟电路

8.1　键盘控制电路

8.2　8042内部方块和寄存器功能说明

8.3　及时时钟电路

8.4　及时时钟和金属氧化半导体

8.6　实时时钟／互补金属氧化物半导体（RT/CMOS）RAM信息

8.5　时间，日期，闹钟

8.7　及时时钟电路说明

8.8　键盘热复位和快速GATEA20设计思想

第九章 386和387/287接口实例分析

9.1　前言

9.2　基本原理

9.3　PC-AT数字协处理器硬件介绍说明

9.4　80287连接

9.5　80387接口

9.6　80287 PAL与硬件实例分析

9.7　C T387复位PAL及硬件线路分析

10.1　EPROM接口分析

10.2　电气特性

第十章 EPROM接口分析

10.3　EPROM硬件接口概论

10.4　等待状态时间

10.5　ROM映象（SHADOW）

第十一章　DRAM接口

11.1　前言

11.2　DRAM规格简介

11.3　DRAM接口基本概念

11.4　数据总线连接

11.5　刷新简介

11.6　DRAM接口研究

11.7　页／交替存取器操作方式

11.8　DRAM结构

11.9　DRAM存取时间计算

12.1　C T芯片组存储器管理

第十二章　DRAM接口解码电路实例分析

12.2　DRAM存取逻辑分析

12.3　TTL电路存储器控制及管理

第十三章 高速缓存子系统

13.1　高速缓存简介

13.2　高速缓存的结构

13.3　高速缓存更新

13.4　高速缓存内容的一致性

13.5　高速缓存的效率与性能

第十四章　80386高速缓存实例分析

14.1　概述

14.2　直接映象高速缓存系统的结构

14.4　高速缓存系统的组织

14.3　DRAM的组织

14.5　存储器测试程式

14.6　双路相连集高速缓存系统概述

14.7　系统结构

14.8　82385高速缓存的管理

14.9　两路相联集式高速缓存的操作

14.10　82385信号描述

14.11　80386局部总线接口

第十五章 系统侦错维护卡的制作及维修

15.1　概述

15.2　实例介绍

15.3　系统使用中常见的问题

符录A CS8230系列芯片

符录B　82206集成外设控制器

参考文献