最新查询
内容简介
第一章 概述
§1.1 16位微型计算机发展概况
目录
§1.2 Intel iAPX 86/88系列的形成和发展
1.2.1 iAPX 86/88系列和支持芯片
1.2.2 iAPX 86/88协处理器
1.2.3 iAPX 186/188和iAPX 286高性能CPU
§1.3 IBM-PC/XT机概况
1.3.1 系统板
1.3.2 I/O适配器插件板
§2.1 8086/8088 CPU的主要性能
2.1.1 8086与8088 CPU
第二章 8086/8088CPU
2.1.2 8086硬件设计中的几种重大改进
§2.2 8086/8088CPU的内部结构框图
2.2.1 框图
2.2.2 寄存器
§2.3 8086/8088引脚功能说明
2.3.1 8088CPU引脚说明
2.3.2 8086CPU引脚说明
§2.4 8086/8088CPU的时序
2.4.1 典型的BIU总线周期
2.4.2 8086在单主系统内读存储器和读I/O端口的总线周期时序
2.4.3 8086单主系统的写存储器或写I/O端口的总线周期时序
2.4.4 8086多主系统读写总线周期时序
2.4.6 8088/8086的WAIT（等待）状态
2.4.5 8088访问存储器与I/O端口总线周期时序
2.4.7 8088/8086请求占用总线状态时序
第三章 8086/8088的支持芯片和系统组成
§3.1 8086/8088的支持芯片
3.1.1 8284时钟发生器／驱动器
3.1.2 8282/8283 I/O锁存器
3.1.3 8286/8287 8位并行双向总线驱动器
3.1.4 8288总线控制器
§3.2 8086/8088系统的构成
3.2.1 单主CPU模式系统的构成
3.2.2 多主CPU模式系统的构成
§3.3 系统组成实例
3.3.1 IBM-PC/XT机处理器子系统控制电路的组成
3.3.2 8088与8087的接口
3.3.3 IBM-PC/XT机的等待控制电路
第四章 中断系统
§4.1 8086/8088的中断结构
4.1.1 软件中断
4.1.2 硬件中断
4.1.3 中断矢量和中断矢量表
§4.2 8086/8088中断的优先级别及对中断源的管理
4.2.1 中断的优先级别
4.2.2 屏蔽中断优先级别的管理
§4.3 8259A可编程中断控制器
4.3.1 8259A的框图和引脚
4.3.2 中断触发方式和中断响应过程
4.3.3 中断优先级管理
4.3.4 中断级联
4.3.5 8259A的编程控制
§4.4 中断系统实例分析
4.4.1 IBM-PC/XT机的中断控制逻辑结构
4.4.2 IBM-PC/XT机的BIOS对8259A的初始化
第五章 输入／输出（I/O）接口
§5.1 概述
5.1.1 输入／输出接口的编址方法
5.1.2 输入／输出的控制方式
5.1.3 IBM-PC/XT系统板中I/O接口的选中信号产生电路
§5.2 8255A可编程的并行输入／输出接口
5.2.1 8255A的框图和引脚
5.2.2 8255A的工作方式
5.2.3 8255A的编程控制字
5.2.4 8255A的应用举例
§5.3 8253定时器／计数器
5.3.1 8253的框图和引脚
5.3.2 8253的工作方式
5.3.3 8253的初始化
5.3 4 8253的读操作
5.3.5 编程举例
5.3.6 8253的应用举例
第六章 DMA控制器
§6.1 概述
6.1.1 数据传送的控制
6.1.2 DMAC占用总线控制权的方式
6.1.3 DMAC主要的硬件支持和操作顺序
6.1.4 几种典型的DMAC芯片
§6.2 DMA控制器
6.2.1 8237 DMAC的主要功能
6.2.2 8237的构成框图和引脚配置
6.2.3 8237的内部寄存器
6.2.4 8237的操作时序
§6.3 IBM-PC/XT机中的DMA控制逻辑电路
6.3.1 DMA控制电路
6.3.2 DMA时钟产生电路
6.3.3 8088访问8237的寻址
6.3.4 8237的初始化编程
6.3.5 DMA应答控制逻辑电路
6.3.6 8237的应用举例
第七章 串行接口
§7.1 概述
7.1.1 并行和串行数据传输
7.1.2 串行数据传输的一些基本术语和基本概念
7.1.3 串行标准之间的转换
7.1.4 串行接口的基本功能和硬件支持
§7.2 INS 8250
7.2.1 主要功能
7.2.2 8250的结构框图和引脚
7.2.3 INS 8250的初始化编程
7.2.4 发送字符写入
7.2.5 读取接收字符
7.2.6 8250的应用实例
