目录

第1章 绪论

1.1 MOS晶体管技术回顾

1.2 按比例缩小理论和主要限制

1.3 从单栅结构到双栅结构

1.4 从二维结构到三维结构

1.5 本研究的主要内容和创新点

参考文献

第2章 三维CMOS集成技术概念

2.1 引言

2.2 自对准三维CMOS结构的提出

2.3 相关技术课题

参考文献

第3章 自对准背栅MOS晶体管技术研究

3.1 引言

3.2 背栅MOS晶体管结构分析

3.3 全自对准背栅MOS晶体管的制作

3.4 自对准背栅多晶硅薄膜晶体管的制作

3.5 器件测试结果与讨论

3.6 多晶硅上高质量背栅氧化层的生长

3.7 非自对准结构对深亚微米器件性能影响的模拟

3.8 小结

参考文献

第4章 单晶粒上自对准双栅MOS晶体管制作技术研究

4.1 引言

4.2 单晶粒硅膜制备技术

4.3 自对准双栅MOS晶体管的制作

4.4 实验结果与讨论

4.5 多栅／多体MOS晶体管概念

4.6 小结

参考文献

第5章 可电分离自对准双栅MOS晶体管技术和应用研究

5.1 引言

5.2 动态阈值电压概念

5.3 功耗评估及比较

5.4 自对准ESDG MOS晶体管制作技术

5.5 结果与讨论

5.6 小结

参考文献

第6章 自对准三维CMOS电路的实现

6.1 引言

6.2 自对准三维CMOS反相器制作过程

6.3 实验结果与讨论

6.4 小结

参考文献

第7章 自对准双栅薄膜晶体管技术研究

7.1 引言

7.2 理想双栅薄膜晶体管的结构特征

7.3 自对准工艺和器件制作

7.4 结果与讨论

7.5 自对准双栅薄膜晶体管的LDD技术

参考文献

7.6 小结

第8章 漂移区为线性掺杂的高压薄膜SOI器件的研究

8.1 引言

8.2 SOI器件的RESURF原理

8.3 线性掺杂漂移区的设计

8.4 SOI LDMOS晶体管的制作

8.5 结果与分析

参考文献

8.6 小结

第9章 新型亚50 nm硅栅制作技术研究

9.1 引言

9.2 实验

9.3 结果与讨论

9.4 小结

参考文献

第10章 总结