最新查询
内容简介
第1章 CPLD/FPGA知识概述
1.1 CPLD/FPGA简述及与传统设计方法的比较
1.2 学习意义
1.2.1 先进程度和发展方向
1.2.2 广泛应用
1.2.3 对个人的意义
1.3 怎样学习
习题
第2章 PLD/CPLD/FPGA硬件结构
2.1 PLD的结构
2.1.1 PLA——可编程逻辑阵列器件
2.1.2 PAL——可编程阵列逻辑器件
2.1.3 GAL——通用阵列逻辑器件
2.1.4 E2PROM的结构和工作原理
2.2.1 基于乘积项（Product-Term）的CPLD结构
2.2 CPLD的结构
2.2.2 乘积项结构的可编程实现原理
2.3 FPGA的结构
2.3.1 查找表的原理与结构
2.3.2 基于查找表的FPGA的结构
2.3.3 查找表结构的FPGA逻辑实现原理
2.4 CPLD的“在系统编程”
2.4.1 CPLD系统工作硬件介绍
2.3.4 选择CPLD还是FPGA
2.4.2 JTAG口及下载电缆介绍
2.5 Altera公司CPLD芯片EPM7128S及下载电缆介绍
2.6 Altera公司FPGA芯片EP1K30介绍及下载电缆
2.7 Lattice公司CPLD芯片LC4128V及下载电缆介绍
2.8 Xilinx公司CPLD芯片XC95108及下载电缆介绍
习题
第3章 硬件描述语言VHDL
3.1.1 实体
3.1 实体、结构体、配置、程序包、库介绍
3.1.3 配置
3.1.2 结构体
3.1.4 程序包
3.1.5 库
3.2 VHDL数据类型
3.2.1 标准的数据类型
3.2.2 用户自定义的数据类型
3.2.3 数据类型的转换
3.2.4 程序数字、位串的表示方法
3.3 VHDL数据对象
3.3.1 常量
3.3.2 变量
3.4 VHDL运算操作符
3.4.1 逻辑操作符
3.3.3 信号
3.4.2 关系操作符
3.4.3 算术操作符
3.4.4 并置操作符
3.4.5 多选择操作符
3.4.6 操作符的优先级
3.5 VHDL基本语句
3.5.1 并行描述语句
3.5.2 顺序描述语句
3.5.3 延时语句
3.6 组合电路、时序电路
3.6.1 组合电路
3.6.2 时序电路
3.7 状态机设计
习题
4.1 MAX+PlusⅡ软件的安装
第4章 Altera公司的MAX+PlusⅡ集成开发环境
4.2 MAX+PlusⅡ软件的使用
4.2.1 原理图输入、仿真
4.2.2 硬件描述语言VHDL输入、仿真
4.2.3 原理图与硬件描述语言VHDL混合输入、仿真
4.2.4 在系统完成芯片设计
4.3 QuartusⅡ软件的安装
4.4 QuartusⅡ软件的使用
习题
第5章 Lattice公司的ispLEVER集成开发环境
5.1 iapLEVER软件的安装
5.2 ispLEVER软件的使用
5.2.1 原理图输入、仿真
5.2.2 硬件描述语言VHDL输入、仿真
5.2.3 原理图与硬件描述语言VHDL混合输入、仿真
5.2.4 在系统完成芯片设计
习题
第6章 Xilinx公司的WebPACK集成开发环境
6.1 WebPACK软件的安装
6.2 WebPACK软件的使用
6.2.1 工作窗口介绍
6.2.2 工程项目编辑
6.2.3 引脚锁定
6.2.4 JTAG编程
习题
第7章 VHDL描述语言程序示例
7.1 组合电路
7.1.1 3输入“与”门电路设计
7.1.2 3选1数据选择器
7.1.3 半加器、全加器、2位串行进位加法器
7.1.4 加法运算
7.1.6 素数检测器
7.1.5 乘法运算
7.1.7 4位4选1多路选择器
7.1.8 8位比较器
7.1.9 优先编码器
7.1.10 “元件”描述的与－或组合电路
7.1.11 两数相加“函数”
7.1.12 两数相加“过程”
7.1.13 两数相加“程序包”
7.2 时序电路
7.2.1 JK触发器
7.2.2 D触发器、4位及8位串入／串出移位寄存器
7.2.3 串入并出移位寄存器
7.2.4 二分频器
7.2.5 8位奇校验电路
7.2.6 5电路组成的综合系统
7.2.7 流水灯控制器
7.2.8 74X163同步计数器、余3码10进制计数器
7.3 状态机
7.3.1 循环彩灯控制器
7.3.2 “1111”序列检测器
7.3.3 猜谜游戏
附录
附录A VHDL关键字
附录B STD库STANDARD包中定义的数据类型
附录C 部分集成芯片介绍
附录D 专业术语中英文对照表
附录E Lattice FPGA产品
附录F Xilinx FPGA产品
附录G 硬件描述语言Verilog HDL
附录H 部分习题答案
参考文献
