主页 详情

《电子系统测试原理》_(美)莫瑞达(Mourad,S.),(美)佐瑞安(Zorian,Y.)著;张威,王仲译_11812850_7111198085

【书名】:《电子系统测试原理》
【作者】:(美)莫瑞达(Mourad,S.),(美)佐瑞安(Zorian,Y.)著;张威,王仲译
【出版社】:北京:机械工业出版社
【时间】:2007
【页数】:296
【ISBN】:7111198085
【SS码】:11812850

最新查询

内容简介

前言

第Ⅰ部分 设计与测试

第1章 测试综述

1.1 可靠性与测试

1.2 设计过程

译者序

1.3.2 时间模拟

1.4 测试

1.3.1 功能模拟

1.3 验证

1.5 故障及其检测

1.6 测试码生成

1.7 故障覆盖率

1.8 测试类型

1.8.1 穷举测试

1.8.2 伪穷举测试

1.8.3 伪随机测试

1.8.4 确定性测试

1.9 测试应用

1.9.2 自动测试仪器

1.9.1 在线测试与离线测试

1.9.3 片上测试与片外测试

1.10 易测试性设计

1.10.1 可控性

1.10.2 可观察性

1.11 测试经济

1.11.1 收益和缺陷级

1.11.2 故障覆盖率和缺陷级别

1.12 进一步研究

参考文献

习题

第2章 缺陷、失效和故障

2.1 简介

2.2 物理缺陷

2.2.1 材料过多和缺失

2.2.2 氧化物断裂

2.2.3 电迁移

2.3 故障模式

2.3.1 开路

2.3.2 短路

2.5 固定型故障

2.5.1 单固定型故障

2.4 故障

2.5.2 多固定故障

2.6 故障列表

2.6.1 等价关系

2.6.2 支配关系

2.6.3 故障精简

2.7 桥接故障

2.8 短路和开路故障

2.8.1 NMOS电路

2.8.2 CMOS电路

2.9 时延故障

2.10 暂时失效

2.10.1 瞬时故障

2.10.2 间歇故障

2.11 噪声失效

参考文献

习题

第3章 设计表示

3.1 抽象级

3.2 数学方程

3.2.1 开关函数

3.2.2 布尔差分

3.2.3 有限状态机

3.2.4 晶体管级表示

3.3 列表格式

3.3.1 真值表

3.3.2 状态表

3.4 图形表示

3.5 图

3.6 二叉判断图

3.7 网表

3.8.1 Verilog语言

3.8 硬件描述语言

3.8.2 VHDL语言

参考文献

习题

第4章 VLSI设计流程

4.1 简介

4.2 CAD工具

4.3 算法

4.4 综合

4.4.1 行为综合

4.4.2 逻辑综合

4.5 设计方法

4.6 半定制设计

4.6.1 标准单元设计

4.6.2 掩模可编程门阵列

4.6.3 可编程设备

4.7 物理设计

4.7.1 平面布局

5.7.1 故障覆盖率

4.7.2 布局

4.7.3 布线

4.7.4 反标

参考文献

习题

第Ⅱ部分 测试流程

第5章 测试中模拟的角色

5.1 简介

5.2 大型设计的模拟

5.2.1 测试平台

5.2.2 基于设计周期的模拟

5.3 逻辑模拟

5.4 模拟方法

5.4.1 编译模拟

5.4.2 事件驱动模拟

5.5 时间模型

5.5.2 混合级模拟

5.6 故障模拟

5.5.1 静态时间分析

5.6.1 并行故障模拟

5.6.2 演绎故障模拟

5.6.3 并发故障模拟

5.7 故障模拟结果

5.7.2 故障字典

习题

参考文献

第6章 自动测试码生成

6.1 简介

6.2 术语和符号

6.2.1 基本操作

6.2.2 逻辑和集合操作

6.2.3 故障列表

6.3 D算法

6.3.1 内部节点情况

6.3.2 原始输入情况

6.4 临界路径

6.3.3 原始输出情况

6.3.4 选择策略

6.5 回溯和扇出重汇聚

6.6 PODEM

6.7 其他算法

6.7.1 FAN算法

6.7.2 SOCRATES

6.8 时序电路测试

6.8.1 功能测试

6.8.2 确定性测试码生成

参考文献

习题

第7章 电流测试

7.1 简介

7.2 基本概念

7.3 无故障电流

7.3.1 转换与静止电流

7.3.2 转换时延

7.4 电流感应技术

7.4.1 片外测量

7.4.2 片上测量

7.5 故障检测

7.5.1 泄漏故障

7.5.2 桥接故障

7.5.3 固定开路故障

7.5.4 时延故障

7.6 测试码生成

7.6.1 基于开关级模型

7.6.2 基于泄露模型故障

7.7 深亚微级技术的影响

参考文献

习题

第Ⅲ部分 易测试性设计

第8章 专用技术

8.1 简介

8.2 DFT的内容

8.2.1 测试码产生及应用

8.2.2 当前大规模集成电路特性

8.3 易测试性分析

8.4 初始化及测试点

8.4.1 初始化

8.4.2 观测点

8.4.3 控制点

8.5 易测试性划分

8.6 易测试的电路

8.6.1 C易测试性

8.6.2 扩充测试

参考文献

习题

第9章 路径扫描设计

9.1 简介

9.2 路径扫描设计

9.3 测试码产生

9.4 测试码应用

9.4.1 测试触发器

9.4.2 测试电路的组合部分

9.5 路径扫描设计的例子

9.6 存储设备

9.6.1 两端口触发器

9.6.2 时钟门锁

9.7 扫描结构

9.7.1 级敏扫描设计

9.7.2 扫描集结构

9.9.1 额外区域与引脚

9.9 路径扫描设计的代价

9.8 多级扫描链

9.9.2 性能

9.9.3 测试时间

9.9.4 热消耗

9.10 部分扫描测试

9.10.1 定义

9.10.2 选择扫描触发器

9.10.3 测试应用

9.11 调整扫描链上的触发器

9.11.1 最优化测试应用

9.11.2 最优化连接线

参考文献

习题

第10章 边界扫描测试

10.1 简介

10.2 传统电路板测试

10.3 边界扫描体系结构

10.4 测试访问端口

10.5 寄存器

10.5.1 边界扫描单元

10.5.3 边界扫描寄存器

10.5.2 旁通寄存器

10.5.4 指令寄存器

10.5.5 设备识别寄存器

10.6 TAP控制器

10.6.1 控制器状态

10.6.2 指令集

10.7 操作模式

10.7.1 正常操作

10.7.2 测试模式操作

10.10 进一步研究

10.9 边界扫描设计的代价

10.8 边界扫描语言

10.7.3 测试边界扫描寄存器

参考文献

习题

第11章 内建自测试

11.1 简介

11.2 伪随机测试码生成

11.2.1 线性反馈移位寄存器

11.2.2 LFSR结构

11.2.3 LFSR的数学理论基础

11.3.2 1-计数

11.3 响应压缩

11.3.1 奇偶测试

11.3.3 转换计数

11.3.4 特征分析

11.3.5 空间压缩

11.4 抗随机码故障

11.5 BIST结构

11.5.1 BIST结构

11.5.2 自主测试

11.5.3 循环BIST

11.5.4 BILBO

11.5.5 随机测试槽

11.5.6 STUMPS

参考文献

习题

第Ⅳ部分 特殊结构

第12章 存储器测试

12.1 动机

12.2 存储器模型

12.2.1 功能模型

12.2.3 RAM组织

12.2.2 存储器单元

12.3 缺陷和故障模型

12.3.1 缺陷

12.3.2 阵列故障模型

12.3.3 外围逻辑

12.4 存储器测试类型

12.4.1 规格测试

12.4.2 特性测试

12.4.3 功能测试

12.5 功能测试方案

12.4.4 电流测试

12.5.1 MSCAN

12.5.2 GALPAT算法

12.5.3 算法测试序列

12.5.4 步进码序列

12.5.5 棋盘测试

12.6 存储器BIST

12.7 存储器诊断与维修

参考文献

习题

13.1 简介

13.2 FPGA

第13章 FPGA与微处理器的测试

13.2.1 结构

13.2.2 可编程能力

13.3 FPGA的易测试性

13.3.1 缺陷与故障

13.3.2 FPGA测试方法

13.4 基于RAM的FPGA的测试

13.4.1 功能测试

13.4.2 IDDO测试

13.4.3 BIST

13.5 微处理器

13.4.4 诊断测试

13.5.1 微处理器模型

13.5.2 微处理器验证

13.6 微处理器的测试

13.6.1 指令集的验证

13.6.2 数据路径的测试

13.7 现代微处理器中的DFT特性

13.7.1 SUN公司处理器的测试

13.7.2 Alpha 21164处理器的测试

13.7.3 Intel Pentium Pro的测试

13.7.5 IBM S/390的测试

13.7.4 AMD K6的测试

13.7.6 惠普PA8500的测试

参考文献

习题

第Ⅴ部分 高级论题

第14章 易测试性综合

14.1 简介

14.2 易测试性相关内容

14.3 综合回顾

14.4 高级综合

14.4.1 模型编译

14.4.2 转化

14.4.3 调度

14.4.4 分配和绑定

14.5 测试综合方法

14.5.1 划分

14.5.2 可控制性和可观察性

14.5.3 反馈回路

14.5.4 路径扫描

14.5.5 BIST插入

参考文献

习题

15.1 简介

15.2 核的分类

第15章 SOC测试

15.3 设计与测试流程

15.4 内核测试需求

15.5 测试体系结构的概念

15.5.1 测试数据的源和接受器

15.5.2 测试访问机制

15.5.3 内核测试包装

15.6.1 直接访问测试方案

15.6 测试策略

15.6.2 应用边界扫描

15.6.3 路径扫描的使用

15.7 进一步研究

15.7.1 虚拟插座接口联盟

15.7.2 IEEE P1500标准

参考文献

习题

附录A 参考书目

附录B 缩写词表


书查询(www.shuchaxun.com)本网页唯一编码:
23d766cb95c6016dfbcf97c175aa5847#104860f0f49b9f0d90946e87bd5f8e98#29835613#11812850.zip