第1章 绪论

1.1 电路系统

1.1.1 电路系统的分类

1.1.2 模拟电路系统及其特点

1.1.3 数字电路系统及其特点

1.2 VHDL语言的产生背景、功能及特点

1.2.1 EDA概念

1.2.2 EDA技术发展阶段

1.2.3 EDA技术的研究内容

1.2.4 HDL语言的概念及分类

1.2.5 VHDL语言的发展及特点

1.3 PLD与FPGA

1.3.1 简单低密度器件（SPLD）

1.3.2 CPLD

1.3.3 FPGA

1.3.4 器件供应商及第三方软件介绍

习题

第2章 VHDL程序框架及组成

2.1 概述

2.2 语法规则及命名

2.2.1 书写规定

2.2.2 标识符

2.2.3 扩展标识符

2.2.4 保留字及专用字

2.3 VHDL基本架构

2.3.1 设计库

2.3.2 包集合

2.3.3 实体

2.3.4 构造体

2.3.5 配置

2.4 小结

习题

第3章 VHDL语言数据类型

3.1 数据类型概述

3.2 标准预定义数据类型

3.2.1 可综合数据类型

3.2.2 不可综合数据类型

3.3 用户自定义数据类型

3.3.1 枚举类型

3.3.2 数组类型

3.3.3 记录类型

3.3.4 寻址类型

3.3.5 文件类型

3.4 数据类型的转换

3.5 小结

习题

第4章 VHDL语言数据对象及运算操作符

4.1 数据对象及其分类

4.1.1 常量

4.1.2 信号

4.1.3 变量

4.1.4 文件

4.2 运算操作符

4.2.1 逻辑运算符

4.2.2 算术运算符

4.2.3 关系运算符

4.2.4 移位操作符

4.2.5 并置运算符

4.3 小结

习题

第5章 VHDL语言主要描述语句

5.1 概述

5.2 并发描述语句

5.2.1 进程语句

5.2.2 信号代入语句

5.2.3 元件例化语句

5.2.4 过程调用语句

5.2.5 类属语句

5.2.6 生成语句

5.2.7 并行仿真语句

5.2.8 块语句

5.3 顺序描述语句

5.3.1 进程语句

5.3.2 赋值语句

5.3.3 条件判断语句

5.3.4 CASE语句

5.3.5 调用语句

5.3.6 循环语句

5.3.7 仿真描述语句

5.3.8 空语句

5.4 小结

习题

第6章 VHDL语言属性

6.1 概述

6.2 数值类属性

6.2.1 常规数据类型的数值属性

6.2.2 数组类型的数值属性

6.2.3 块的数值属性

6.3 函数类属性

6.3.1 函数数据类型属性

6.3.2 函数数组属性

6.3.3 函数信号属性

6.3.4 信号类属性

6.4 数据类型属性

6.5 数据区间类属性

6.6 用户自定义属性

6.7 小结

习题

第7章 VHDL语言构造体的描述方式

7.1 概述

7.2 行为描述方式

7.2.1 行为描述方式的概念和特点

7.2.2 行为描述方式举例

7.3 结构化描述方式

7.3.1 结构化描述方式的概念和特点

7.3.2 结构化描述举例

7.4 数据流描述方式

7.4.1 数据流描述方式的概念和特点

7.4.2 数据流描述方式举例

7.5 混合描述方式

7.5.1 混合描述方式的概念和特点

7.5.2 混合描述方式举例

7.6 数据流描述中应注意的问题

7.6.1 非法状态传递问题

7.6.2 进程中时钟沿的使用问题

7.6.3 综合电路问题

7.7 小结

习题

第8章 数字逻辑电路设计

8.1 概述

8.2 组合逻辑电路设计

8.2.1 选择器和分配器

8.2.2 编码器和译码器

8.2.3 数字比较器

8.2.4 加法器

8.2.5 三态门及总线缓冲器

8.2.6 奇偶校验器

8.3 时序逻辑电路设计

8.3.1 触发器

8.3.2 寄存器的设计

8.3.3 计数器

8.4 小结

习题

第9章 状态机设计

9.1 概述

9.2 状态机的特点

9.3 状态机的组成

9.4 状态机的描述风格

9.5 状态机的状态编码

9.5.1 直接输出型编码

9.5.2 顺序编码

9.5.3 格雷码编码

9.5.4 独热码编码

9.6 状态机剩余状态处理

9.7 有限状态机的复位

9.8 小结

习题

第10章 MODELSIM仿真与测试平台的搭建

10.1 引言

10.2 ModelSim仿真软件

10.2.1 ModelSim简介

10.2.2 ModelSim软件的安装及破解

10.2.3 软件仿真步骤

10.3 测试及验证平台

10.3.1 仿真软件编辑输入

10.3.2 仿真输入波形的产生

10.3.3 测试平台的搭建

10.4 小结

习题

第11章 QUARTUS Ⅱ集成开发环境

11.1 概述

11.2 Quartus Ⅱ软件开发流程

11.2.1 新建工程设计流程

11.2.2 设计输入流程

11.2.3 编译及综合流程

11.2.4 仿真验证

11.2.5 硬件下载与验证

11.3 Quartus Ⅱ软件其他常用功能应用

11.3.1 嵌入式逻辑分析仪

11.3.2 信号探针

11.3.3 功耗分析工具

11.3.4 存储器内容编辑

11.3.5 逻辑分析仪接口编辑器

11.4 小结

习题

第12章 FPGA器件及其开发平台

12.1 FPGA工作原理

12.2 Altera FPGA芯片

12.2.1 Altera PLD芯片的分类

12.2.2 Altera PLD的命名

12.2.3 Cylone系列FPGA的功能和结构

12.3 FPGA与CPLD的比较

12.3.1 FPGA与CPLD的相同点

12.3.2 CPLD和FPGA的区别

12.4 FPGA开发流程

12.5 FPGA开发平台：最小系统设计

12.5.1 FPGA芯片有关引脚

12.5.2 PROM芯片型号及电路连接

12.5.3 全局时钟发生电路

12.5.4 JTAG下载电路

12.5.5 电源电路设计

12.5.6 其他IO接口电路

12.6 小结

习题

第13章 FPGA典型应用设计

13.1 IP知识产权模块

13.1.1 IP模块的概念

13.1.2 IP模块的分类

13.1.3 IP模块的复用

13.2 分频器的设计验证

13.2.1 奇偶数分频器通用IP核的设计

13.2.2 占空比可调的分频器的设计

13.3 交通灯控制器的设计

13.3.1 设计要求

13.3.2 设计原理

13.3.3 VHDL语句描述

13.3.4 元件符号及端口说明

13.3.5 仿真验证

13.4 串口异步收发控制器的设计

13.4.1 UART数据帧格式

13.4.2 UART的实现

13.5 I2C总线通信控制器的设计

13.5.1 I2C总线简介

13.5.2 I2C总线帧格式

13.5.3 I2C总线顶层模块设计

13.5.4 I2C时钟模块的设计

13.5.5 I2C写数据模块设计

13.6 并行ADC0809控制模块设计

13.6.1 设计原理

13.6.2 状态机设计

13.6.3 VHDL语言描述

13.6.4 测试平台的设计

13.6.5 仿真结果

13.7 串行DAC TLC5615控制模块设计

13.7.1 设计原理

13.7.2 设计状态图

13.7.3 VHDL源程序

13.7.4 元件符号及端口说明

13.7.5 仿真验证

13.8 正弦信号发生器的设计

13.8.1 正弦信号发生器工作原理

13.8.2 定制初始化数据文件

13.8.3 定制LPM ROM元件

13.9 小结

习题

主要参考文献