第1章 码制转换器设计

1.1 格雷码与BCD码

1.1.1 格雷码简述

1.1.2 BCD码简述

1.2 方案设计与论证

1.2.1 格雷码转换为自然二进制码的方案设计与论证

1.2.2 自然二进制码转换为8421BCD码的方案设计与论证

1.3 原理图逻辑设计

1.3.1 设计逻辑电路图

1.3.2 原理图逻辑输入及仿真测试

1.4 VHDL硬件描述语言设计

1.4.1 设计方案论证

1.4.2 硬件描述语言设计输入方法

1.5 总结

1.6 相关设计课题

课题1：自然二进制码到格雷码转换器的设计与实现

课题2：8421BCD码到其他BCD码的转换电路设计

1.7 参考文献

第2章 数值比较器设计

2.1 引言

2.2 数值比较器的设计原理

2.3 原理图逻辑设计

2.3.1 设计逻辑电路图

2.3.2 原理图逻辑输入及仿真测试

2.4 VHDL硬件描述语言设计

2.4.1 一位数值比较器的硬件描述语言设计

2.4.2 不带扩展端的四位数值比较器的硬件描述语言设计

2.4.3 带扩展位的四位数值比较器的硬件描述语言设计

2.5 总结

2.6 相关设计课题

课题1：六位数值比较器的设计

课题2：六十四位数值比较器的设计

2.7 参考文献

第3章 算术电路设计

3.1 引言

3.2 加法器的设计

3.2.1 原理图逻辑设计

3.2.2 VHDL硬件描述语言设计

3.3 乘法器的设计

3.3.1 原理图逻辑设计

3.3.2 VHDL硬件描述语言设计

3.4 总结

3.5 相关设计课题

课题1：十六位加法器的设计

课题2：八位乘法器的设计

3.6 参考文献

第4章 2421BCD码十进制 递增计数器设计

4.1 引言

4.2 系统总体设计

4.2.1 系统方案设计

4.2.2 设计方式和设计步骤

4.3 原理图逻辑设计

4.3.1 设计逻辑电路图

4.3.2 原理图逻辑输入及仿真测试

4.4 VHDL硬件描述语言设计

4.4.1 计数器硬件描述语言设计方案论证

4.4.2 计数器硬件描述语言设计输入方法

4.5 总结

4.6 相关设计课题

课题1：双模递增计数器的设计

课题2：具有异步清零、同步置数功能的同步8421BCD码十进制计数器设计

课题3：具有异步清零、同步可逆功能的四位二进制计数器设计

4.7 参考文献

第5章 串并／并串转换器设计

5.1 引言

5.2 串并转换器的设计与实现

5.2.1 串并转换器原理图设计

5.2.2 串并转换器的硬件描述语言设计

5.3 并串转换器的设计与实现

5.3.1 并串转换器原理图设计

5.3.2 串并转换器的硬件描述语言设计

5.4 总结

5.5 相关设计课题

课题1：串入串出移存器设计

课题2：双向移位寄存器设计

课题3：串入串出双向移位寄存器设计

5.6 参考文献

第6章 序列发生器的设计

6.1 引言

6.2 序列发生器的设计思路

6.3 原理图逻辑设计

6.3.1 设计给定序列的信号发生电路

6.3.2 根据序列循环长度M的要求设计发生器电路

6.4 VHDL硬件描述语言设计

6.4.1 移存型序列信号发生器

6.4.2 计数型序列信号发生器

6.4.3 反馈型序列发生器

6.5 总结

6.6 相关设计课题

课题：序列信号发生器的设计

6.7 参考文献

第7章 序列检测器的设计

7.1 引言

7.2 序列检测器的硬件电路设计

7.2.1 设计逻辑电路图

7.2.2 原理图仿真测试

7.3 序列检测器的VHDL硬件描述语言设计

7.4 自动售货机的设计

7.4.1 自动售货机的逻辑电路设计

7.4.2 自动售货机的硬件语言描述设计

7.5 总结

7.6 相关设计课题

课题1：1011序列检测器的设计

课题2：计数器的设计

7.7 参考文献

第8章 电子钟电路设计

8.1 引言

8.2 原理图逻辑设计

8.2.1 设计逻辑电路图

8.2.2 原理图仿真测试

8.3 硬件描述述语言设计

8.3.1 十进制计数器的设计

8.3.2 六进制计数器设计

8.3.3 二十四进制计数器设计

8.3.4 BCD七段译码器设计

8.3.5 电子钟顶层设计

8.4 总结

8.5 相关设计课题

课题1：显示年、月、日的电子日历的设计

课题2：跑表的设计

课题3：闹钟系统的设计

8.6 参考文献

附录A ispDesignEXPERT开发软件

附录B ISE开发软件

附录C ModelSim开发软件

附录D MAX+PLUS Ⅱ开发软件