第1章 引言

1.1 生命周期：开发仿真策略的动机

1.2 原型：互连高速数字信号

1.3 预加重

1.4 实时测试和测量的必要性

小结

第2章 芯片到芯片的时域特性和仿真

2.1 根本原因

2.2 CMOS锁存器

2.3 时序故障

2.4 建立和保持限制

2.5 芯片定时的公共时钟

2.6 建立和保持SPICE仿真

2.7 定时预算

2.8 共同时钟IO定时

2.9 使用标准负载的共同时钟IO定时

2.10 共同时钟结构的限制

2.11 IO电路内部

2.12 CMOS接收机

2.13 CMOS差分接收机

2.14 引脚电容

2.15 接收机的电流电压特性

2.16 CMOS推挽式驱动器

2.17 输出阻抗

2.18 输出上升时间和下降时间

2.19 CMOS电流模驱动器

2.20 IO电路的行为建模

2.21 CMOS推挽式驱动器的行为模型

2.22 行为建模的假设条件

2.23 IBIS模型介绍

2.24 IBIS标题

2.25 IBIS引脚列表

2.26 IBIS接收机模型

2.27 IBIS驱动器模型

2.28 行为建模的假设条件

2.29 SPICE模型与IBIS模型的比较

2.30 IO电路模型的正确性和质量

小结

第3章 信号路径分析

3.1 传输线环境

3.2 阻抗特性、反射与信号完整性

3.3 反射系数、阻抗和TDR的概念

3.4 观察真实世界的电路特性

3.5 TDR分辨率因子

3.6 差分TDR测量

3.7 信号完整性应用的频域测量

小结

第4章 DDR2案例研究

4.1 从共同的前身演变而来

4.2 DDR2信号

4.3 写时序

4.4 读时序

4.5 对IO的逐渐认识

4.6 片外驱动器

4.7 片上终端

4.8 上升波形和下降波形

4.9 互连敏感度分析

4.10 导体损耗和介质损耗

4.11 阻抗容差

4.12 引脚到引脚的电容变化

4.13 字节内的长度变化

4.14 DIMM连接器串扰

4.15 参考电压交流噪声和电阻容差

4.16 边坡降因子

4.17 最终读写时间预算

4.18 保守源

小结

第5章 实时测量：探测

5.1 现代示波器探针剖析

5.2 探测方法

5.3 测量质量

5.4 定义探针

5.5 示波器探针

5.6 动态范围限制

5.7 先进的探测技术

5.8 逻辑分析仪探测

小结

第6章 测试和调试：示波器和逻辑分析仪

6.1 信号完整性基础

6.2 信号完整性概念

6.3 验证工具：示波器

6.4 验证工具：逻辑分析仪

6.5 模拟和数字测量的结合

6.6 眼图分析

小结

第7章 用信号源去重构实际信号

7.1 观测和控制电路行为

7.2 激励和控制

7.3 信号生成技术

7.4 任意函数发生器

7.5 任意波形发生器

7.6 逻辑信号源

小结

第8章 信号分析和一致性

8.1 标准的框架

8.2 用于一致性测量的高性能工具

8.3 验证和一致性测量

8.4 理解串行结构

8.5 物理层一致性测试

8.6 测量光信号

8.7 一致性测量考虑：分析

8.8 测试串行链路

8.9 探头和探测

8.10 软件工具

8.11 发射机测量示例

8.12 阻抗和链路测量

8.13 接收机测试带来独特的挑战

8.14 数字验证和一致性

8.15 多总线系统

小结

第9章 PCI Express案例研究

9.1 高速串行接口

9.2 敏感度分析

9.3 理想驱动器和损耗传输线

9.4 带有去加重的差分驱动器

9.5 卡阻抗容差

9.6 3D不连续性

9.7 通道阶跃响应

9.8 串扰机理

9.9 串扰引起的抖动

9.10 通道特性

9.11 敏感度分析结果

9.12 模型与硬件的关系

小结

第10章 无线信号

10.1 射频信号

10.2 频率测量

10.3 实时频谱分析仪概述

10.4 实时频谱分析仪是怎样工作的

10.5 应用实时频谱分析仪

小结

术语表