第1章 EDA开发技术基础

1.1 EDA技术基础

1.1.1 EDA技术简介

1.1.2 EDA技术的发展

1.2 EDA技术涉及的内容

1.2.1 可编程逻辑器件

1.2.2 硬件描述语言

1.2.3 集成开发环境

1.2.4 实验开发系统

1.3 常用的硬件描述语言

1.3.1 AHDL语言

1.3.2 VerilogHDL语言

1.3.3 VHDL语言

1.4 EDA的集成开发环境

1.4.1 QuartusⅡ集成开发环境

1.4.2 ISE和ModelSim集成开发环境

1.4.3 ispLEVER集成开发环境

1.5 使用EDA技术进行数字系统开发

1.5.1 数字系统的设计模型

1.5.2 数字系统的设计方法

1.5.3 使用VHDL语言进行数字系统的开发流程

1.6 课后习题

1.6.1 填空题

1.6.2 简答题

第2章 Quartus Ⅱ集成开发环境

2.1 Quartus Ⅱ应用基础

2.1.1 使用图形用户界面

2.1.2 使用EDA工具设计界面

2.1.3 使用命令行可执行界面

2.1.4 QuartusⅡ集成开发环境的应用流程

2.1.5 Quartus Ⅱ的常用窗口

2.2 在Quartus Ⅱ集成开发环境中进行VHDL语言开发

2.2.1 编辑设计文件

2.2.2 创建工程

2.2.3 设置工程属性

2.2.4 编译项目

2.2.5 仿真

2.2.6 观察RTL电路

2.2.7 其他

2.3 课后习题

2.3.1 填空题

2.3.2 简答题

2.3.3 实验题

第3章 VHDL语言基础

3.1 VHDL语言程序的结构

3.2 VHDL语言的实体

3.2.1 实体说明

3.2.2 实体的类属说明

3.2.3 实体的端口说明

3.3 VHDL语言的结构体

3.3.1 结构体的说明语句

3.3.2 结构体的信号定义

3.3.3 结构体的功能描述语句

3.4 VHDL语言的描述风格

3.4.1 行为描述

3.4.2 数据流描述

3.4.3 结构描述

3.4.4 混合描述

3.5 课后习题

3.5.1 填空题

3.5.2 简答题

3.5.3 实验题

第4章 VHDL语言的基本要素

4.1 VHDL语言文字的命名规范

4.1.1 数值型文字

4.1.2 字符串型文字

4.2 VHDL语言的标识符

4.2.1 短标识符

4.2.2 扩展标识符

4.3 VHDL语言的下标和下标段名

4.3.1 下标

4.3.2 下标段名

4.4 VHDL语言的注释

4.5 VHDL语言的数据对象

4.5.1 常量

4.5.2 变量

4.5.3 信号

4.5.4 文件

4.6 VHDL语言的数据类型

4.6.1 VHDL语言的数据类型按性质分类

4.6.2 VHDL语言的数据类型按数据来源分类

4.6.3 VHDL语言的数据类型简介

4.6.4 VHDL语言的数据类型转换

4.7 VHDL语言的操作符

4.7.1 VHDL语言的操作符种类和优先级

4.7.2 VHDL语言的算术操作符

4.7.3 VHDL语言的关系操作符

4.7.4 VHDL语言的逻辑操作符

4.7.5 VHDL语言的重载操作符

4.8 课后习题

4.8.1 填空题

4.8.2 简答题

4.8.3 实验题

第5章 VHDL语言的顺序描述语句

5.1 赋值语句

5.2 代入语句

5.3 赋值语句和代入语句进阶

5.3.1 赋值语句和代入语句的区别

5.3.2 赋值语句和代入语句的赋值对象

5.4 流程控制语句

5.4.1 IF语句

5.4.2 CASE语句

5.4.3 LOOP语句

5.4.4 NEXT语句

5.4.5 EXIT语句

5.5 WAIT语句

5.5.1 WAIT语句的无限等待

5.5.2 WAIT ON语句

5.5.3 WAIT UNTIL语句

5.5.4 .WAITFOR语句

5.5.5 多条件WAIT语句

5.6 空操作语句

5.7 报告语句

5.8 断言语句

5.9 课后习题

5.9.1 填空题

5.9.2 简答题

5.9.3 实验题

第6章 VHDL语言的并行描述语句

6.1 并发信号代入语句

6.1.1 并发信号代入语句基础

6.1.2 条件信号代入语句

6.1.3 选择信号代入语句

6.2 进程语句

6.3 元件调用语句

6.4 端口映射语句

6.4.1 端口位置映射

6.4.2 端口名称映射

6.5 类属参数传递语句

6.6 块语句

6.6.1 普通块语句

6.6.2 卫式块语句

6.7 过程语句

6.7.1 子程序和包集合

6.7.2 过程语句的定义与使用

6.7.3 并发过程调用语句

6.8 函数语句

6.9 返回语句

6.10 生成语句

6.10.1 FOR-GENERATE结构的生成语句

6.10.2 IF-GENERATE结构的生成语句

6.11 延时语句

6.11.1 惯性延时语句

6.11.2 传输延时语句

6.12 课后习题

6.12.1 填空题

6.12.2 简答题

6.12.3 实验题

第7章 使用VHDL语言设计组合逻辑电路

7.1 组合逻辑电路设计基础

7.1.1 逻辑代数基础

7.1.2 逻辑函数的表示方法

7.1.3 逻辑代数的定理和规则

7.1.4 组合逻辑电路设计过程

7.1.5 组合逻辑电路中的竞争与冒险

7.1.6 组合逻辑电路的设计模式和方法

7.2 组合逻辑的基本电路设计

7.2.1 与门设计

7.2.2 非门设计

7.2.3 或门设计

7.2.4 与非门设计

7.2.5 异或门设计

7.2.6 三态门设计

7.3 译码器设计

7.3.1 变量译码器设计

7.3.2 码制变化译码器设计

7.3.3 显示译码器设计

7.4 编码器设计

7.4.1 编码器基础

7.4.2 74系列优先编码器

7.4.3 VHDL描述的优先编码器

7.5 数据选择器设计

7.5.1 数据选择器基础

7.5.2 74系列数据选择器

7.5.3 数据选择器的VHDL语言实现

7.6 比较器设计

7.6.1 比较器基础

7.6.2 74系列比较器

7.6.3 VHDL描述的比较器

7.7 加法器设计

7.7.1 加法器基础

7.7.2 74系列加法器

7.7.3 加法器的VHDL语言实现

7.8 减法器设计

7.8.1 减法器基础

7.8.2 减法器的VHDL 语言实现

7.9 乘法器设计

7.9.1 乘法器的工作原理

7.9.2 乘法器的VHDL 语言实现

7.10 奇偶检测电路设计

7.10.1 奇偶检测电路基础

7.10.2 74系列奇偶检测电路

7.10.3 VHDL描述的奇偶检测电路

7.11 其他逻辑电路设计

7.11.1 双向总线设计

7.11.2 补码器

7.12 课后习题

7.12.1 填空题

7.12.2 简答题

7.12.3 实验题

第8章 使用VHDL语言设计时序电路

8.1 时序电路基础

8.2 时序电路的时钟信号

8.2.1 VHDL语言的时钟边沿描述

8.2.2 使用时钟作为敏感信号

8.3 时序电路的复位信号

8.3.1 时序电路的同步复位方法

8.3.2 时序电路的异步复位方法

8.4 基础时序电路（触发器）设计

8.4.1 RS触发器设计

8.4.2 JK触发器设计

8.4.3 D触发器设计

8.4.4 T触发器设计

8.5 寄存器设计

8.5.1 寄存器基础

8.5.2 74系列寄存器

8.5.3 VHDL语言描述的寄存器

8.6 移位寄存器设计

8.6.1 移位寄存器基础

8.6.2 74系列移位寄存器

8.6.3 VHDL语言描述的移位寄存器

8.7 计数器设计

8.7.1 计数器基础

8.7.2 74系列计数器

8.7.3 VHDL语言描述的计数器

8.8 课后习题

8.8.1 填空题

8.8.2 简答题

8.8.3 实验题

第9章 使用VHDL语言设计存储器

9.1 只读存储器设计

9.1.1 只读存储器基础

9.1.2 只读存储器的VHDL语言实现

9.2 随机存储器设计

9.2.1 随机存储器基础

9.2.2 随机存储器的VHDL语言实现

9.3 先进先出存储器设计

9.3.1 先进先出存储器基础

9.3.2 先进先出存储器的VHDL语言实现

9.4 课后习题

9.4.1 填空题

9.4.2 简答题

9.4.3 实验题

第10章 使用VHDL语言设计状态机

10.1 状态机基础

10.1.1 状态机的分类

10.1.2 状态机的VHDL语言描述方法

10.1.3 状态机的状态编码

10.1.4 状态机的非法状态

10.2 状态机的VHDL语言实现

10.2.1 带变量输出的状态机

10.2.2 带同步复位的状态机

10.2.3 米勒型状态机

10.2.4 莫尔型状态机

10.2.5 带莫尔／米勒型输出的状态机

10.3 状态机的实际应用

10.3.1 状态机应用实例——序列信号发生器

10.3.2 状态机应用实例——循环彩灯控制器

10.4 课后习题

10.4.1 填空题

10.4.2 简答题

10.4.3 实验题

第11章 VHDL语言的层次化设计

11.1 层次化结构设计基础

11.2 自顶向下的设计方法

11.3 VHDL语言的库

11.3.1 库的声明

11.3.2 VHDL语言的常用库

11.4 VHDL语言的程序包

11.4.1 程序包的定义和使用

11.4.2 VHDL语言的常用程序包

11.5 VHDL语言的配置

11.5.1 配置的标准调用格式和结构

11.5.2 结构体中的元件配置

11.5.3 端口映射和实体映射的配置

11.5.4 块的配置

11.5.5 使用配置来传递类属性

11.6 课后习题

11.6.1 填空题

11.6.2 简答题

11.6.3 实验题

第12章 VHDL语言的仿真、综合和优化

12.1 VHDL语言的仿真

12.1.1 使用VHDL语言生成仿真输入信号

12.1.2 VHDL语言仿真程序的规范

12.1.3 VHDL语言仿真的δ延时

12.2 VHDL语言的综合

12.2.1 VHDL语言综合的分类

12.2.2 VHDL语言的综合约束条件

12.2.3 VHDL语言的综合工艺库

12.2.4 门级映射

12.3 VHDL语言的设计优化

12.3.1 VHDL语言的设计优化基础

12.3.2 VHDL语言的模块复用

12.3.3 VHDL语言的流水线设计

12.4 课后习题

12.4.1 填空题

12.4.2 简答题

12.4.3 实验题

第13章 VHDL语言的属性描述语句

13.1 属性预定义

13.2 数值类属性描述语句

13.2.1 一般数据的数值属性描述语句

13.2.2 数组的数值属性描述语句

13.2.3 块的数值属性描述语句

13.3 函数类属性描述语句

13.3.1 数据类型的属性函数

13.3.2 数组的属性函数

13.3.3 信号的属性函数

13.4 信号类属性描述语句

13.4.1 属性'DELAYED语句

13.4.2 属性'STABLE语句

13.4.3 属性'QUIET语句

13.4.4 属性'TRANSACTION语句

13.5 数据类型类属性描述语句

13.6 数据区间类属性描述语句

13.7 用户自定义属性语句

13.8 课后习题

13.8.1 填空题

13.8.2 简答题

13.8.3 实验题

第14章 VHDL语言的数字系统设计应用实例

14.1 交通灯控制器

14.1.1 交通灯控制器的需求分析

14.1.2 交通灯控制器的系统设计

14.1.3 交通灯控制器的VHDL语言实现

14.1.4 交通灯控制器的仿真

14.2 出租车计费器

14.2.1 出租车计费器的需求分析

14.2.2 出租车计费器的系统设计

14.2.3 出租车计费器的VHDL语言实现

14.2.4 出租车计费器的仿真

14.3 自动售货机

14.3.1 自动售货机的需求分析

14.3.2 自动售货机的系统设计

14.3.3 自动售货机的VHDL语言实现

14.3.4 自动售货机的仿真

14.4 通用异步发送器

14.4.1 通用异步发送器的需求分析

14.4.2 通用异步发送器的系统设计

14.4.3 通用异步发送器的 VHDL语言实现

14.4.4 通用异步发送器的仿真