第一部分 绪论

第1章 数字抽象化

1.1 数字信号

1.2 数字信号容忍噪声

1.3 数字信号表示复杂数据

1.3.1 表示一年中的某一天

1.3.2 表示减色法

1.4 数字逻辑函数

1.5 数字电路和系统的Verilog描述

1.6 系统中的数字逻辑

小结

文献说明

习题

第2章 数字系统设计实践

2.1 设计流程

2.1.1 设计规格

2.1.2 概念开发与可行性

2.1.3 划分与详细设计

2.1.4 验证

2.2 数字系统由芯片和电路板构建

2.3 计算机辅助设计工具

2.4 摩尔定律和数字系统演变

小结

文献说明

习题

第二部分组合逻辑

第3章 布尔代数

3.1 公理

3.2 性质

3.3 对偶函数

3.4 标准形式

3.5 从公式到门电路

3.6 用Verilog描述布尔表达式

小结

文献说明

习题

第4章 CMOS逻辑电路

4.1 开关逻辑

4.2 MOS晶体管的开关模型

4.3 CMOS门电路

4.3.1 基本的CMOS门电路

4.3.2 反相器、与非门、或非门

4.3.3 复杂门

4.3.4 三态电路

4.3.5 应避免使用的电路

小结

文献说明

习题

第5章 CMOS电路的延迟和功耗

5.1 静态CMOS门的延迟

5.2 扇出和驱动大电容负载

5.3 扇入和逻辑功效

5.4 延迟计算

5.5 延迟优化

5.6 连线延迟

5.7 CMOS电路的功率损耗

5.7.1 动态功耗

5.7.2 静态功耗

5.7.3 功率调节

小结

文献说明

习题

第6章 组合逻辑设计

6.1 组合逻辑

6.2 闭合

6.3 真值表、最小项和标准形式

6.4 蕴涵项和立方体

6.5 卡诺图

6.6 函数的覆盖

6.7 由覆盖转化成门电路

6.8 不完全确定函数

6.9 “和之积”形式的实现

6.10 险象

小结

文献说明

习题

第7章 使用Verilog描述组合逻辑

7.1 用Verilog描述素数电路

7.1.1 Verilog模块

7.1.2 case语句

7.1.3 casex语句

7.1.4 assign语句

7.1.5 结构描述

7.1.6 十进制素数函数

7.2 素数电路的测试平台

7.3 实例：七段译码器

小结

文献说明

习题

第8章 组合电路基础单元

8.1 多位信号的表示

8.2 译码器

8.3 多路选择器

8.4 编码器

8.5 仲裁器和优先编码器

8.6 比较器

8.7 移位器

8.8 只读存储器

8.9 读写存储器

8.10 可编程逻辑阵列

8.11 数据手册

8.12 知识产权

小结

文献说明

习题

第9章 组合电路实例

9.1 3的倍数电路

9.2 明天电路

9.3 优先级仲裁器

9.4 井字棋游戏

小结

习题

第三部分算术电路

第10章 算术电路

10.1 二进制数

10.2 二进制加法

10.3 负数和减法

10.4 乘法

10.5 除法

小结

习题

第11章 定点数和浮点数

11.1 误差的表示方法：准度、精度和分辨率

11.2 定点数

11.2.1 表示方法

11.2.2 运算

11.3 浮点数

11.3.1 表示方法

11.3.2 未规格化数和逐级下溢

11.3.3 浮点数乘法

11.3.4 浮点数加／减法

小结

文献说明

习题

第12章 快速算术电路

12.1 超前进位

12.2 布斯编码

12.3 华莱士树

12.4 综合说明

小结

文献说明

习题

第13章 算术运算实例

13.1 复数乘法

13.2 定点和浮点格式之间的转换

13.2.1 浮点格式

13.2.2 定点数到浮点数的转换

13.2.3 浮点数到定点数的转换

13.3 FIR滤波器

小结

文献说明

习题

第四部分同步时序逻辑

第14章 时序逻辑

14.1 时序电路

14.2 同步时序电路

14.3 交通灯控制器

14.4 状态分配

14.5 实现有限状态机

14.6 Verilog编程实现有限状态机

小结

文献说明

习题

第15章 时序约束

15.1 传播和污染延迟

15.2 D触发器

15.3 设置和保持时序约束

15.4 时钟偏差的影响

15.5 时序实例

15.6 时序和逻辑综合

小结

文献说明

习题

第16章 数据通路时序逻辑

16.1 计数器

16.1.1 简单计数器

16.1.2 加一／减一／载入计数器

16.1.3 定时器

16.2 移位寄存器

16.2.1 一个简单的移位寄存器

16.2.2 左移／右移／载入移位寄存器

16.2.3 通用移位器／计数器

16.3 控制和数据分区

16.3.1 实例：自动售货机FSM

16.3.2 实例：密码锁

小结

习题

第17章 分解有限状态机

17.1 闪光信号灯

17.2 交通灯控制器

小结

习题

第18章 微码

18.1 简单的微编码FSM

18.2 指令序列

18.3 多路分支

18.4 多种指令类型

18.5 微码子程序

18.6 简单计算机

小结

文献说明

习题

第19章 时序电路实例

19.1 3分频计数器

19.2 SOS探测器

19.3 井字棋游戏

19.4 赫夫曼编码／译码

19.4.1 赫夫曼编码器

19.4.2 赫夫曼解码器

小结

文献说明

习题

第五部分实用设计

第20章 验证与测试

20.1 设计验证

20.1.1 覆盖率的验证

20.1.2 测试的类型

20.1.3 静态时序分析

20.1.4 形式验证

20.1.5 缺陷跟踪

20.2 测试

20.2.1 故障模型

20.2.2 组合逻辑测试

20.2.3 测试冗余逻辑

20.2.4 扫描

20.2.5 内置自测试

20.2.6 特性测试

小结

文献说明

习题

第六部分 系统设计

第21章 系统级设计

21.1 系统设计过程

21.2 规格

21.2.1 Pong

21.2.2 DES破解器

21.2.3 音乐播放器

21.3 系统划分

21.3.1 Pong

21.3.2 DES破解器

21.3.3 音乐合成器

小结

文献说明

习题

第22章 接口和系统级时序

22.1 接口时序

22.1.1 常有效时序

22.1.2 周期性有效信号

22.1.3 流控制

22.2 接口划分与选择

22.3 接口的串行化与分包

22.4 同步时序

22.5 时序表

22.5.1 事件流

22.5.2 流水线和时序预测

22.6 接口与时序实例

22.6.1 Pong

22.6.2 DES破解器

22.6.3 音乐播放器

小结

习题

第23章 流水线

23.1 流水线基础

23.2 流水线举例

23.3 实例：行波进位加法器流水线

23.4 流水线停顿

23.5 双缓冲

23.6 负载均衡

23.7 可变负载

23.8 资源共享

小结

文献说明

习题

第24章 互连

24.1 互连简述

24.2 总线

24.3 交叉开关

24.4 互连网络

小结

文献说明

习题

第25章 存储器系统

25.1 存储器的基本存储体

25.1.1 SRAM阵列

25.1.2 DRAM芯片

25.2 用位片和存储体构造存储器

25.3 交叉存储器

25.4 高速缓存

小结

文献说明

习题

第七部分异步逻辑

第26章 异步时序电路

26.1 流表分析

26.2 流表综合：触发电路

26.3 竞争与状态分配

小结

文献说明

习题

第27章 触发器

27.1 锁存器的内部结构

27.2 触发器的内部结构

27.3 CMOS锁存器与触发器

27.4 锁存器的流表推理

27.5 D触发器的流表综合

小结

文献说明

习题

第28章 亚稳态和同步失效

28.1 同步失效

28.2 亚稳态

28.3 进入和脱离非法状态的概率

28.4 亚稳态的演示

小结

文献说明

习题

第29章 同步器设计

29.1 何处使用同步器

29.2 蛮力同步器

29.3 多位信号的问题

29.4 FIFO同步器

小结

文献说明

习题

附录Verilog编码风格

参考文献

Verilog模块索引

主题词索引