第一部分 引言

第1章 数字信息简述

1.1数字信号

1.2数字信号噪声容限

1.3数字信号表示复杂数据

1.4数字逻辑函数

1.5数字电路与系统的硬件描述语言（VHDL）

1.6系统中的数字逻辑

总结

文献解读

练习

第2章 数字系统设计实践

2.1设计过程

2.2数字系统由芯片和电路板组成

2.3计算机辅助设计工具

2.4摩尔定律和数字系统发展

总结

文献解读

练习

第二部分 组合逻辑

第3章 布尔代数

3.1原理

3.2内容

3.3对偶函数

3.4标准型

3.5从方程式到逻辑门

3.6硬件描述语言中的布尔表达式

总结

文献解读

练习

第4章 CMOS逻辑电路

4.1开关逻辑

4.2 MOS晶体管的开关模型

4.3 CMOS门电路

总结

文献解读

练习

第5章 CMOS电路的延时和功耗

5.1 CMOS静态延时

5.2大负载下的驱动扇出

5.3逻辑努力的扇入

5.4延时计算

5.5延时优化

5.6导线延时

5.7 CMOS电路的功耗

总结

文献解读

练习

第6章 组合逻辑电路

6.1组合逻辑

6.2闭包

6.3真值表、最小项、“与”门标准形式

6.4“与”电路的蕴含项

6.5卡诺图

6.6封装函数

6.7从封装转变为门

6.8不完全的指标函数

6.9实现和之积

6.10冒险

总结

文献解读

练习

第7章 组合逻辑电路的VHDL描述

7.1基本数字电路的VHDL描述

7.2素数电路的测试文件

7.3七段译码器

总结

文献解读

练习

第8章 组合逻辑电路基本单元

8.1多位标记

8.2译码器

8.3多路复用器

8.4编码器

8.5仲裁器和优先编码器

8.6比较器

8.7移位器

8.8 ROM

8.9读/写存储器

8.10可编程逻辑阵列

8.11数据表

8.12知识产权模块

总结

文献解读

练习

第9章 组合逻辑电路设计实例

9.1倍三电路

9.2明天电路

9.3优先级仲裁器

9.4井字游戏电路

总结

练习

第三部分 算术运算电路

第10章 算术运算电路

10.1二进制数

10.2二进制加法

10.3负数和减法

10.4乘法器

10.5除法

总结

练习

第11章 定点数和浮点数

11.1误差的表示：准度、精度和分辨率

11.2定点数

11.3浮点数

总结

文献解读

练习

第12章 快速运算电路

12.1超前进位

12.2 Booth重编码

12.3华莱士树

12.4综合注意事项

总结

文献解读

练习

第13章 算术运算电路设计实例

13.1复数乘法器

13.2定点格式和浮点格式之间的转换

13.3 FIR滤波器

总结

文献解读

练习

第四部分 同步时序逻辑

第14章 时序逻辑

14.1时序电路

14.2同步时序电路

14.3交通灯控制器

14.4状态分配

14.5有限状态机的实现

14.6有限状态机的VHDL实现

总结

文献解读

练习

第15章 时序约束

15.1传播延时和污染延时

15.2触发器

15.3建立时间和保持时间约束

15.4时钟偏移的影响

15.5时序示例

15.6时序和逻辑综合

总结

文献解读

练习

第16章 数据通路的时序逻辑

16.1计数器

16.2移位寄存器

16.3控制和数据划分

总结

练习

第17章 分解有限状态机

17.1闪光器设计

17.2交通信号灯控制器

总结

练习

第18章 微代码

18.1简单的微代码状态机

18.2指令序列

18.3多路分支

18.4多种指令类型

18.5微代码子程序

18.6简单的计算器

总结

文献解读

练习

第19章 时序示例

19.1 3分频计数器

19.2 SOS检测器

19.3井字棋游戏

19.4赫夫曼编码器/解码器

总结

文献解读

练习

第五部分 实践设计

第20章 验证和测试

20.1设计验证

20.2测试

总结

文献解读

练习

第六部分 系统级设计

第21章 系统级设计

21.1系统设计过程

21.2设计规范

21.3划分

总结

文献解读

练习

第22章 接口和系统级时序

22.1接口时序

22.2接口划分和选择

22.3串行和打包接口

22.4同步时序

22.5时序表

22.6接口和时序示例

总结

练习

第23章 流水线

23.1普通流水线

23.2流水线示例

23.3逐位进位加法器流水线结构设计示例

23.4流水线停滞

23.5双重缓冲

23.6负载平衡

23.7可变负载

23.8资源共享

总结

文献解读

练习

第24章 互连

24.1抽象互连

24.2总线

24.3交叉开关

24.4互连网络

总结

文献解读

练习

第25章 存储系统

25.1存储基元

25.2位片和堆存储器

25.3交叉存储器

25.4高速缓存

总结

文献解读

练习

第七部分 异步逻辑

第26章 异步时序电路

26.1流表分析

26.2流表综合：触发电路

26.3竞争和状态赋值

总结

文献解读

练习

第27章 触发器

27.1锁存器内部结构

27.2触发器的内部结构

27.3 CMOS锁存器和触发器

27.4锁存器的流表

27.5 D触发器的流表综合

总结

文献解读

练习

第28章 亚稳态和同步故障

28.1同步故障

28.2亚稳态

28.3进入并且留在非法状态的可能性

28.4亚稳态的验证

总结

文献解读

练习

第29章 同步器的设计

29.1同步器的用途

29.2强力同步器

29.3多比特信号问题

29.4 FIFO同步器

总结

文献解读

练习

附录 VHDL编码风格和语法指南

附录A VHDL编码风格

附录B VHDL语法指南

参考文献